计算机组成原理习题解答.pptxVIP

计算机组成原理习题解答;2;1.4冯诺依曼型计算机的主要设计思想是什么？ 它包括哪些主要组成部分？ ＞冯诺依曼计算机的主要设计思想是： 存储程序并按地址顺序执行。 ＞冯诺依曼计算机主要包括： 存储器、运算器、控制器、输入和输出五部分组成。;1.5什么是存储容量？什么是单元地址? 什么是数据字？什么是指令字？;1.6什么是指令？什么是程序?;1.7指令和数据均存放在内存中，计算机如何区 分它们是指令还是数据？;L：;8;2.1用8位编码表示下列各整数的原码、反码、补码。;2.2设［X］补= a7.a6a5- a0 ,其屮为取0或1, 若要X-0.5,求a0 at a2 — a6的取值。;11;12;13;14;15;16;(2) x=-HHl y=-11011;2.9设阶码3位，尾数6位，按浮点数运算方法,;19;20;21;22;23;24;25;满足规格化要求 ③ 规格化处理： Mx+My =1.011111 (0) E = 11 100 ④ 舍入处理：釆用0舍1入法，舍去0 ⑤ 判断溢出： E = 11 100 = -4,不溢出 ＞故得最终结果为 x + y=2 i°°X (0.110001);27;(1) (23X13/16) X |24X (?9/16) | x= 23 X13/16 = 0.110100 X 2on;(2)尾数乘法运算:;(2) (2?2X 13/32) : (23X15/16);31;32;3.1设有一个具有20位地址和32位字长的存储器，问: (1)该存储器能存储多少个字节的信息？;3.2已知某64位机主存采用半导体存储器，其地址码为26位，若使 用256KX16位的DRAM芯片组成该机所允许的最大主存空间， 并选用模块板结构形式，问： (1)若每个模块板为1024KX64位，共需儿个模块板？;3.3用16KX8位的DRAM芯片构成64KX32位存储器，问:;36;3.4有一个1024KX32位的存储器，由128KX8位的DRAM芯片构成;38;39;40;(4)系统逻辑图如下:;42;(2)将ROM与RAM同CPU连接。;3.8设存储器容量为64M,字长为64位，模块数m=8,分别用顺序和44 交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位， 总线传送周期T=50nSo求：顺序存储器和交叉存储器的带宽各是 多少？;3.9 CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns,主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。;46;47;48;49;50;4-1 ASCII码是7位，如果设计主存单元字长为32 位，指令字长为12位，是否合理？为什么？;52;53;54;4-6 一种单地址指令格式如下所示，R变址寄存器，R1基 址寄存器，PC程序计数器，填写下列寻址方式;4-7某计算机字长为16位，主存容量为640k,采用单字长单地址指 令，共有40条指令，试釆用直接、立即、变址、相对四种寻址 方式设计指令格式。;57;4-12根据操作数所在的位置，指岀其寻址方式。;59;5-1填空;61;62;63;5-8某机有8条指令11—18,每条 微指令所包含的微命令控制 信号如下表所示。a—j分别 对应10种不同性质的微命令 信号。假设一条微指令的控 制字段仅为8位，请安排微 指令的控制字段格式。;解法1:;5-11已知某机采用微程序控制方式，控制容量为512X48;67;5-12今有4级流水线，分别完成取指、指令译码并取数、 运算、送结果四步操作。假设完成各步操作的时 间依次为100ns、100ns 80ns 50ns。请问: (1) 流水线的操作周期应设计为多少？ 流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟 周期性,故取100ns o (2) 若相邻两条指令发生数据相关，硬件上不采取措施，那么第2条指 令要推迟多少时间进行？ 遇到数据相关时，就停顿第2条指令的执行； 直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。 (3) 如果再硬件设计上加以改进，至少需推迟多少时间？ 如釆用专用通路技术，就可使流水线不发生停顿。;5.13指令流水线有取指(IF)、译码(ID)、执行 (EX)、访存(MEM)、写回寄存器堆(WB) 五个过程段，共有20条指令连续输入此流水线。;70;5-16判断以下三组指令中各存在哪种类型的数据相关?;72;73;6-1比较单总线、双总线、三总线结构的性能特点。;75;6-8同步通信之所以比异步通信具有较高的传输频率，是因为同步;77;78;79;7.1、计算机的外围设备是指（D）;81;(3)磁盘数据传输率是多少?;83;84;85;86;87