集成电路设计基础期末考试复习试题.docxVIP

集成电路设计基础期末考试复习试题 集成电路设计基础期末考试复习试题 集成电路设计基础期末考试复习试题 .. .. .. 所有复习题均可在教材上找到参照答 案！！！ 1. 摩尔定律的内容 ：单位面积芯片上所能容纳的器件数目 ，每 12-18 个月翻一番 。 摩尔定律得以保持的门路 ：特色尺寸不停减小 、增大芯片面积及单元构造的改良。 图形的加工是经过光刻和刻蚀工艺达成的。 在场区中 ，防备出现寄生沟道的举措 ：足够厚的场氧化层 、场区注硼 、合理的疆域 。 形成 SOI 资料的三种主要技术 ：注氧隔绝技术 、键合减薄技术 、智能剥离技术 。 6. 实质的多路器和逆多路器中输入和输出一般是多位信息 ，假如对 m 个 n 位数据进行选 择，则需要 n 位 m 选一多路器 。 7. 在氧化层上形成所需要的图形的步骤 ：甩胶、曝光、显影、刻蚀、去胶。 8. 疆域设计规则能够用两种形式给出 ：微米规则和 λ规则 。 9. 惯例 CMOS 构造的闩锁效应严重地影响电路的靠谱性 ，解决闩锁效应最有效的方法是 开发多晶硅技术 。 要实现四选一多路器 ，应当用 2 位二进制变量构成 4 个控制信号 ，控制 4 个数据的选择。 11. 摩尔剖析了集成电路快速发展的原由 ，他指出集成度的提升主假如三方面的贡献 ：特 征尺寸不停减小 、芯片面积不停增大 、器件和电路构造的精益求精 。 减小特色尺寸的目的 ：使集成电路持续依照摩尔定律提升集成密度 ；提升集成度能够使电子设施体积更小 、速度更高 、功耗更低 ；降低单位功能电路的成本 ，提升产品的 专业 .专注 . .. .. .. 性能 / 价钱比 ，使产品更具竞争力 。 N 阱 CMOS 主要工艺步骤 ：衬底硅片的选择 →制作 n 阱 → 场区氧化 →制作硅栅 → 形成源、漏区 → 形成金属互连线 。 14. 解决双极型晶体管纵向按比率减小问题的最正确方案之一 ，就是采纳多晶硅发射极结 构，防止发射区离子注入对硅表面的损害 。 n 输入与非门设计考虑 ，依据直流特征设计 ： Kr=KN/KP=n 3/2 ；依据瞬态特征设计 ： Kr=KN/KP=n 。 n 输入或非门设计考虑 ，依据直流特征设计 ： Kr=KN/KP=n -3/2 ；依据 瞬态特征设计 ：Kr= Kr=KN/KP=1/n. 16. CE 等比率减小定律要求器件的所有几何尺寸 ，包含横向和纵向尺寸 ，都减小 k 倍；衬 底混杂浓度增大 K 倍；电源电压降落 K 倍。 CV 等比率减小定律要求器件的所有几何尺 寸都减小 K 倍；电源电压保持不变 ；衬底混杂浓度增大 αK 倍，以便使内部的耗尽层宽 度和外面尺寸一同减小 。QCE 等比率减小定律要求器件尺寸 K 倍减小 ，电源电压减小 α/K 倍（ 1 ＜α＜K），衬底混杂浓度增大 αK 倍，使耗尽层宽度和器件尺寸相同减小 。 正胶在曝光时被光照的光刻胶发生疏解反响，在显影时很简单被去掉 。 先进的双极晶体管构造的三个基本特色 ：自瞄准工艺 、多晶硅发射极技术和深槽隔绝技术 。 19. 储存器的整体构造包含 ： 储存单元阵列 、译码器 、输入 / 输出缓冲器 、 时钟和控制电 路。 要使电路正常工作 ，时钟信号为低电平的时间一定大于电路的上涨时间。 制作硅栅详细步骤 ：生长缓冲层 、沟道区注入 、离子注入 、 CVD 工艺淀积多晶硅 、多晶硅混杂 、光刻和刻蚀形成多晶硅栅的图形 。 BiCMOS 技术的特色 ? 专业 .专注 . .. .. .. MOS 储存器主要分为哪两大类 ? 随机存取储存器 RAM 的可分为 ：动向随机存取储存器和静态随机存取储存器 。 假如构成 CMOS 反相器的 NMOS 和 PMOS 管参数不对称 ，则反相器的直流电压传输 特征曲线将发生变化 。 在 VTN=-VTP 的状况下 ，假如 Kr=1 ，则 ；假如 Kr ＞ 1 ，则 Kr=KN/KP=1/n 。 常用混杂方法 ：扩散和离子注入 。 PN 结隔绝 SBC 构造工艺流程 ：衬底资料制备 →埋层的形成 → N 型外延层的形成 →隔绝区的形成 → 晶体管基区的形成 → 晶体管发射区和引线孔的形成 →金属化的形成 。 集成电路的加工过程的三种基本操作：形成某种资料的薄膜 ；在各样资料的薄膜上形 成需要的图形 ；经过混杂改变资料的电阻率或杂质种类。 NMOS 晶体管可分为两种种类 ：加强型 NMOS 和耗尽型 NMOS 。 29. N+ 埋层的两个作用 ：减小晶体管集电区串连电阻和减弱寄生 PNP 管效应 。 30. 输入缓冲器双方面作用 ：作为电平变换的接口电路和改良输入信号的驱动能力。 31. 在门电路中 ，要使速度