晶体管逻辑电路 PPT.pptxVIP

晶体管逻辑电路;绪 论; 第一种实用的数字集成电路是电阻-晶体管耦合逻辑(RTL)电路,如图所示,这是一种或非门,只要有一个输入信号为高电平,输出则为低电平,输出低电平VOL≈0、2V,级连使用时输出高电平为VOH≈1V,这种电路的特点是:速度较慢,负载能力和抗干扰能力差。; 下图是二极管-晶体管逻辑(DTL)电路,是一种与非门, 只要有一个输入信号为低电平,输出就为高电平,只有当所有输入端都是高电平常,输出才为低电平。相关于RTL电路,它的负载能力和抗干扰能力都有所提高,但电路速度仍然较慢。;简易TTL与非门;简易TTL与非门;简易TTL与非门;简易TTL与非门;; 两管单元TTL与非门的静态特性;噪声抑制与噪声容限;噪声抑制与噪声容限;;;;;;;;;;;4、1、1 标准TTL与非门(四管单元) 图4、1所示的电路就是标准的四管单元TTL与非门电路,也是54/74系列电路的基本单元。 电路的特点是: 当输出端由低电平转向高电平常,也就是Q2由导通转向截止、Q1由截止转向导通的过程,在此过程中Q1可反抽Q2基区中的过剩载流子,使电路的平均传输延迟时间tpd下降,从而提高了电路的工作速度。 输出级采纳图腾柱结构(Q3-D和Q5轮流导通),使电路的功耗较低。 电路的优值(延时功耗积)tpdPD=100pJ。;;图 4、1 标准 54,74(T1000) 系列 TTL 与非门;; 该电路的电压传输曲线如图4、2所示。由图可见,当输入端电平低于0、55时,输出始终为高电平,当输入端电平＞0、55后,输出电平开始下降;当输入电平＞1、35时,输出为低电平(VOL=VCES5)。输入电平在0、55～1、25之间时,输出电平从B到C,时间由R2/R3决定。; 由于Q5的集电极与二极管D的负极电位相同,因此在版图设计时,可将Q5和D设计成一个复合管,共用一个隔离岛,如图所示。;4、1、2 54H/74H 五管单元TTL与非门 关于图4、1所示的四管单元与非门电路,由于输出端从低电平向高电平转换的瞬间,从电源经R5,Q3,D到Q5有瞬态大电流流过,因此在二极管D上就有大量的存储电荷,因没有泄放回路只能靠二极管本身的复合而消失,因此使该电路的开关速度受到影响。图4、4所示的五管单元与非门电路采纳以下措施来提高电路的速度和增强电路的负载能力。 用Q3,Q4构成的达林顿管代替Q3和D。在输出低电平常,由于VCB4=VCE3＞0,Q4可不能进入饱和,因此Q4导通时基区的存储电荷就会明显减少;另外Q4的;;基极还设计有R4泄放电阻,能够在电路转换时泄放存储电荷,从而使电路的平均传输延迟时间tpd下降,工作速度提高。 采纳达林顿晶体管还能够使电流增益提高、输出电阻减小,有利于对负载电容的充电,同样能提高电路的速度,负载能力增加。 电路中各个电阻的阻值均比四管单元电路的电阻阻值小,在同样电源电压情况下工作电流增大反而会使tpd,功耗增加(约为四管单元电路的2倍)。 电压传输曲线与四管单元电路类似。 输入端的反向箝位二极管D可将输入的负向过冲信号箝位在-0、8V左右,起输入保护作用。;;5管单元TTL与非门电路;;;;4、1、3 六管单元TTL与非门 从以上两种与非门电路的电压传输曲线(图4、2)能够看出,当0、55＜Vi＜1、25时,存在从B-C的过渡区,这主要是输出管Q5的基极回路由电阻R3构成,在Q2开始导通时,IE2并不是特别大,IE2R3还不能是Q5完全导通,需要一段时间延迟,因此就出现曲线的B-C段。此现象的存在使电路的抗干扰能力下降。 为了解决上述问题,在图4、5所示的六管单元与非门电路中,用RB,RC,Q6泄放网络代替R3。RB的存在使Q6管比Q5管晚导通,因此Q2管的发射极电流IE2全部流入Q5管的基极,使Q2管和Q5管几乎同时导通,从而改善了电压传输特性(见图4、6)。;图 4.5 六管单元与非门电路; 当Q5导通且饱和后,Q6也逐渐导通进入饱和,对Q5管进行分流,使Q5管的饱和度变浅(因此这种电路又称为浅饱和电路或抗饱和电路)。由于Q5管工作在浅饱和状态,超量存储电荷相应减小,因而Q5退出饱和的速度得到提高。 在截止瞬态,由于Q6管的基极没有泄放回路,完全靠自身的复合消除存储电荷,因此Q6管比Q5晚截止,使Q5管有一个特别好的泄放回路而特别快脱离饱和,提高了电路的速度。 能够看出,以泄放回路代替电阻R3,可明显改善电路的电压传输特性,提高了电路的抗干扰能力和工作速度。; 另外,由于这种电路结构对温度变化和工艺上电流增益b的离散性都有一定的自调整作用,使得Q5管的饱和深度比较稳定,因此也能改善电路的瞬态特性和负载能力的温度