verilog秒表实验报告.pdfVIP

一， 一，实验原理 实验原理 二 二，各模块程序与仿真结果图。 ，各模块程序与仿真结果图。 分频器， 1，分频器， 1， 将晶振的48MHz频率分频为电子秒表的最小分辨频率，周期 0.01S。同时在译码部分需要 将晶振的48MHz频率分频为电子秒表的最小分辨频率，周期 0.01S。同时在译码部分需要 一个1KHz的扫描信号，所以分频器的功能就是产生一个 100Hz信号和 1kHz信号。 一个1KHz的扫描信号，所以分频器的功能就是产生一个 100Hz信号和 1kHz信号。 源代码如下 源代码如下 m dule divclk (clk,clk_100,clk_1k); m dule divclk (clk,clk_100,clk_1k); input clk ; input clk ; utput reg clk_100,clk_1k ; utput reg clk_100,clk_1k ; reg [29:0] c unter1,c unter2; reg [29:0] c unter1,c unter2; initial begin c unter1=0;c unter2=0;clk_100=0;clk_1k=0;end initial begin c unter1=0;c unter2=0;clk_100=0;clk_1k=0;end always @ (p sedge clk) always @ (p sedge clk) begin begin if(c unter1==240000) begin c unter1=0;clk_100=~clk_100;end if(c unter1==240000) begin c unter1=0;clk_100=~clk_100;end else begin c unter1=c unter1+1;end else begin c unter1=c unter1+1;end if(c unter2==24000) begin c unter2=0;clk_1k=~clk_1k ;end if(c unter2==24000) begin c unter2=0;clk_1k=~clk_1k ;end else begin c unter2=c unter2+1;end else begin c unter2=c unter2+1;end end end endm dule endm dule 仿真结果 仿真结果 2，计数器 2，计数器 秒表计数器和一般计数器不同的是进制，在 0.01s__0.99s时，都是十进制的，而到了秒和 秒表计数器和一般计数器不同的是进制，在 0.01s__0.99s时，都是十进制的，而到了秒和 分的时候，十位秒和个位秒是十进制，秒和分之间则为六十进制所以在进位时注意区分。 分的时候，十位秒和个位秒是十进制，秒和分之间则为六十进制所以在进位时注意区分。 秒表有两个按键，一个复位按键 reset，一个run/stop 按键，reset按键比较好处理，因为 秒表有两个按键，一个复位按键 reset，一个run/stop 按键，reset按键比较好处理，因为 是点触式，可以检测其下降沿部位 （低电平有效），当硬件检测到，说明是有按键按下。而 是点触式，可以检测其下降沿部位 （低电平有效），当硬件检测到，说明是有按键按下。而 run/stop按键则为，按下一次这个键，秒表 run和stop切换一次可定义一个信号寄存器，在 run/stop按键则为，按下一次这个键，秒表 run和stop切换一次可定义一个信号寄存器，在 检测到这个按键按下时，自身在 0和1之间翻转一次，1表示 run，0表示 stop。我们知道， 检测到这个按键按下时，自身在 0和1之间翻转一次，1表示 run，0表示 stop。我们知道， 在按键按下一次时会有如下的毛刺信号，这个毛刺信号持续时间虽然只有 1-3ms，但是这对于 在按键按下一次时会有如下的毛刺信号，这个毛刺信号持续时间虽然只有 1-3ms，但是这对于 硬件来说，还是很长的，最关键的是，会产生很多个下降沿和电平触发。所以必须对其进行处 硬件来说，还是很长的，最关键的是，会产生很多个下降沿和电平触发。所以必须对其进行处 理，否则在按键按下一次后，run/stop会反转多次。消抖方法分为硬件消抖和软件延时消 理，否则在按键按下一次后，run/stop会反转多次。消抖方法分为硬件消抖和软件延时消 抖。在FPGA 中可以定义三个D触发器，进行硬件 3ms