大电流窄脉冲激光器驱动芯片设计.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
大电流窄脉冲激光器驱动芯片设计 0 引 言 激光探测系统通过激光器发射光脉冲信号,精准感知目标的存在,具有探测精度高、抗干扰能力强等优势,应用于多种领域。随着微电子技术越加成熟,小型化已成为激光探测系统的关键技术和发展趋势 激光驱动电路板多由分立器件组成,且在板级设计中为了避免电磁干扰,器件之间需留有安全间距,所以传统激光器发射模块存在集成度低、面积大(13mm×10mm)等问题。Wang Jinhua等 由于激光探测发射模块中的驱动电路和功率MOSFET开关管占用面积过大 1 3D堆叠式封装设计 虽然单管芯集成栅极驱动电路和功率MOSFET是集成度最高的方案,但是此方案目前只能使用单一工艺。功率MOSFET一般由垂直双扩散工艺加工,栅极驱动器多采用BCD工艺,所以很难将二者集成到单一管芯。本文提出的多芯片封装方案既有利于激光器驱动板小型化,又解决了两器件工艺不兼容的问题。 多芯片封装形式主要分为平铺式和堆叠式 1.1封装结构 功率MOSFET漏极从管芯背部引出,将其置于多芯片封装结构底层,可以增强散热能力。 由于栅极驱动管芯面积比较小,如果将其直接倒扣在MOSFET管芯上,栅极驱动管芯其余焊盘很难引出。选择在两管芯之间增加覆铜陶瓷基板,如图1所示。 中间层陶瓷基板预先刻蚀相应线路,并采用双层结构,通过分层布线设计,使栅极驱动管芯焊盘位置重新排布。栅极驱动芯片的输入焊盘和电源焊盘从陶瓷基板正面引出。输出端焊盘从基板背面与功率MOSFET栅极连接。陶瓷基板不仅增强了芯片三维散热,也减小管芯内的电磁干扰。 1.2封装工艺 如图2(a)所示,在中间层陶瓷基板的焊盘上制作焊料凸点。栅极驱动管芯与功率MOSFET管芯表面进行金属化处理后,分别贴装在中间陶瓷基板上,实现芯片与基板上相应焊盘的互连,使用回流焊工艺,完成所有焊接,如图2(b)所示。 芯片采用方形扁平无引脚封装,功率芯片漏极使用导电银胶,贴装在底部中央大焊盘处,可以使芯片承载大电流的同时,增强散热能力。其余焊盘,使用引线键合方式连接到底部基板,如图2(c)所示。 2 栅极驱动管芯设计 硅基功率MOSFET产品已经十分成熟,选择国产某型号MOSFET作为激光器驱动芯片功率管芯,该管芯具有开关延时小,导通电阻低,输出电流大,面积小(约2mm×2.3mm)等优势;国内现有栅极驱动管芯存在面积大,性能较差等问题,所以有必要设计一款专用栅极驱动管芯与功率MOSFET管芯匹配,本设计还在减小多芯片封装的寄生效应和增加封装可靠性方面进行了优化。 2.1栅极驱动电路设计 激光探测系统性能很大程度上取决于光脉冲质量,因此驱动芯片需要提供上升时间短、脉冲宽度窄的大电流脉冲信号 该栅极驱动管芯主要包括输入级、逻辑电路、输出级、LDO以及欠压保护五个模块,原理框图如图3所示。输入信号经过输入接口模块,得到低压方波信号,该信号输入到逻辑控制模块,逻辑控制模块将其与欠压保护、启动保护等信号综合后,把得到的信号输出到驱动模块,由驱动模块产生驱动信号。 2.1.1 输入接口模块 输入级接口电路使用施密特触发器,如图4所示,利用滞回效应,提高系统抗噪和抗干扰能力。 输出脉冲宽度为: 式中: 2.1.2 LDO模块 为了节省版图面积,该电路使用MP2-MP6,MN5-MN8管构成折叠共源共栅放大器,如图5所示,在电源与开关管MP7栅极之间串联RC,简化补偿网络。 2.1.3 输出驱动级 由于PMOS的沟道迁移率远低于NMOS,在提供相同电流输出时,PMOS元件所占版图面积很大。该电路在输出级增加了NMOS上拉结构,如图6所示,将N沟道MOSFET与P沟道MOSEFT并联,减小了管芯版图面积的同时,增加了输出驱动电流。 2.2栅极驱动芯片版图设计 该栅极驱动管芯版图设计对寄生效应和过流能力方面进行了优化。 输出级版图位于整体版图右侧,缩短输出焊盘与MOSFET栅极之间的距离,以减小寄生效应;增加栅极驱动输出焊盘尺寸,焊盘开窗100μm×100μm焊盘,以增强过流能力,提高多芯片稳定性。栅极驱动管芯整体版图如图7所示,版图面积为1.7mm×2mm。该管芯采用0.25μmBCD工艺加工制作。 3 芯片测试结果 3.1栅极驱动芯片测试 对栅极驱动管芯进行驱动能力测试,信号发生器的信号脉宽为100ns,幅值为3.3V,上升下降沿为3ns,并采样1nf电容作为负载以测试芯片驱动能力。 测试结果如图8所示,在供电电压为12V时,输出脉冲宽度为160ns,上升下降时间均小于20ns,基本满足设计需求。测试结果与整体电路仿真结果相比,输出脉冲宽度比输入脉冲宽度略有展宽。 考虑其主要原因是电路中RC数值设计不理想。在芯片制造工艺中,不同工艺层的引入就会产生相应的

文档评论(0)

lmzwkyc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档