《FPGA应用技术及实践(第2版)》教学讲义 情境二 FPGA 设计流程 任务二 8位十进制频率计设计.docVIP

《FPGA应用技术及实践(第2版)》教学讲义 情境二 FPGA 设计流程 任务二 8位十进制频率计设计.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《FPGA应用技术及实践》电子教案 学习情境二 FPGA设计流程 任务一 任务二 2位十进制计数器设计 (6课时) 8位十进制频率计设计 (4课时) 学习情境 学习情境二 FPGA设计流程 教学任务 任务二 8位十进制频率计设计 学时 4 教学目标 专业能力: 熟练应用Quartus II软件进行设计开发的基本流程 掌握原理图编辑器的层次化设计方法 方法能力: 相关软件、开发板的学习、适应能力 逻辑分析、总结归纳的能力 实践动手能力 社会能力: 集体协作能力 语言表达能力 教学内容 1、基于FPGA技术的硬件开发基本流程 2、Quartus II进行原理图编辑器的层次化设计方法 重点 原理图编辑器的层次化设计方法 难点 原理图编辑器的层次化设计方法 教 学 设 计 教学方法 演示法、案例教学法、现场观摩法 教学场所与条件 FPGA实训基地、多媒体教室 阶段 行为步骤(内容) 教学手段 时间 资讯 明确任务: 收集8位十进制频率计的工作原理和电路 问题导向法 20 计划 确定设计思路,讨论重点、难点与实施方案 小组讨论法、确定该项目工作计划 10 决策 分组展示初步方案,相互讨论、修改方案; 教师分析、答疑;根据学生、教师共同点评,修订、确定最终生产方案 集中讨论 讲授法 15 实施 对学生分组,利用Quartus II软件和FPGA开发板完成8位十进制频率计设计并进行验证 教师讲解演示 学生分工协作,自行完成 80 检查 检查任务的完成情况,分析不足 逆向检查 20 评价 汇报学习、工作心得;对任务完成情况,进行自我评价与教师评价 学生自评、小组互评、教师评价 15 学习情境二 FPGA设计流程 任务二:8位十进制频率计设计 教学方案 一、资讯 明确任务:收集8位十进制频率计的工作原理和电路 问题引领: 学生通过查阅资料、网络、视频等途径获取以下信息: 1、8位十进制频率计的功能是什么? 2、8位十进制频率计由哪几个部分构成? 3、8位十进制频率计的设计方法有哪些? 4、如何利用软件来完成8位十进制频率计的设计? 二、计划 分组讨论引导问题,确定8位十进制频率计的设计思路,讨论设计重点、难点与实施方案。 三、决策 (1)分组展示初步方案,教师讲解相关知识点,相互讨论、修改方案; (2)根据学生、教师的点评,修订、确定最终生产方案 教师讲授: 审阅学生制定的初步表达方案,分析学生对基本知识掌握程度,以确定讲授新知识点的范围和重点。 项目一 8位十进制计数器设计 在学习情境二任务一的基础上,对2位十进制计数器创建元件符号 File→Creat/Update→Create Symbol Files for Current File 2位十进制计数器元件符号 构建顶层文件 8位十进制计数器顶层设计原理图 3、编译前的参数设置及全程编译 4、时序仿真 8位十进制计数器仿真波形 5、硬件测试 项目二 8位十进制频率计设计 1、在项目一的基础上为8位十进制频率计设计一个时序控制器,并创建元件符号 频率计时序控制器电路 时序控制器仿真波形 时序控制器元件符号 2、频率计顶层电路设计与测试 8位十进制频率计顶层电路原理图 频率计工作时序波形 四、实施 学生分组后进入FPGA实训基地,完成8位十进制频率计的原理图输入设计。 归纳总结,写出总结报告。 五、检查 检查原理图编辑器的层次化设计任务的完成情况,分析不足。 六、评价 学生汇报学习、工作心得;对工作过程与任务完成情况,进行自我评价与教师评价;评价不足、缺憾以及成功之处。 教师进行任务总结、评价。

您可能关注的文档

文档评论(0)

一帆风顺 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:6132143125000013

1亿VIP精品文档

相关文档