【设计】计算机原理实验四CPU与简单模型机设计实验操作步骤.docx

5.1 CPU 与简洁模型机设计试验 试验目的 把握一个简洁 CPU 的组成原理； 在把握部件单元电路的基础上，进一步将其构造一台基本模型运算机； 为其定义五条机器指令，编写相应的微程序，并上机调试把握整机概念； 试验设备 PC 机一台， TD-CMA 试验系统一套； |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 试验原理 本试验要实现一个简洁的 CPU ，并且在此 CPU 的基础上，连续构建一个简洁的模型计 算机； CPU 由运算器 （ ALU ）、微程序掌握器（ MC ）、通用寄存器 （R0），指令寄存器 （IR ）、程序计数器（ PC）和地址寄存器（ AR ）组成 ,如图 5-1-1 所示；这个 CPU 在写入相应的微指 令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中， CPU 必需和主存挂接后，才有实际的意义，所以仍需要在该 CPU 的基础上增加一个主存和基本的输入输 出部件，以构成一个简洁的模型运算机； AR ALU A B PC IR R0 掌握器 图 5-1-1 基本 CPU 构成原理图 除了程序计数器（ PC），其余部件在前面的试验中都已用到，在此不再争论；系统的程 序计数器（ PC）和地址寄存器（ AR ）集成在一片 CPLD 芯片中 ；CLR 连接至 CON 单元的总清端 CLR ，按下 CLR 按钮，将使 PC 清零， LDPC 和 T3 相与后作为计数器的计数时钟， 当 LOAD 为低时，计数时钟到来后将 CPU 内总线上的数据打入 PC； CPU内总线 B7...B0 ... B7...B0 三态门  PC_B ... Q7...Q0 LDPC 计数器 L D7...D0 ... T3 CLR LOAD B7...B0 CPU内总线 图 5-1-2 程序计数器 (PC) 原理图 本模型机和前面微程序掌握器试验相比， 新增加一条跳转指令 JMP，共有五条指令： IN 助记符机器指令码说明IN0010 0000INR0ADD 0000 0000 R0 + R0OUT0011 助记符 机器指令码 说明 IN 0010 0000 IN R0 ADD 0000 0000 R0 + R0 OUT 0011 0000 R0 OUT JMP addr 1110 0000 ******** addr PC R0 HLT 0101 0000 停机 |精. |品. |可. |编. |辑. |学. |习. |资. |料. * | * | * | * | |欢. |迎. |下. |载. 其中 JMP 为双字节指令， 其余均为单字节指令， ******** 为 addr 对应的二进制地址码；微程序掌握器试验的指令是通过手动给出的， 现在要求 CPU 自动从储备器读取指令并执行；依据以上要求，设计数据通路图，如图 5-1-3 所示； 本试验在前一个试验的基础上增加了三个部件，一是 PC（程序计数器） ，另一个是 AR （地址寄存器） ，仍有就是 MEM （主存）；因而在微指令中应增加相应的掌握位，其微指令格式如表 5-1-1 所示； 图 5-1-3 表 5-1-1 数据通路图 微指令格式 23 22 21 20 19 18-15 14-12 11-9 8-6 5-0 M23 M22 WR RD IOM S3-S0 A字段 B字段 C字段 MA5-MA0 A字段 B字段 C字段 14 13 12 挑选 11 10 9 挑选 8 7 6 挑选 0 0 0 NOP 0 0 0 NOP 0 0 0 NOP 0 0 1 LDA 0 0 1 ALU_B 0 0 1 P1 0 1 0 LDB 0 1 0 R0_B 0 1 0 保留 0 1 1 LDR0 0 1 1 保留 0 1 1 保留 1 0 0 保留 1 0 0 保留 1 0 0 保留 1 0 1 LOAD 1 0 1 保留 1 0 1 LDPC 1 1 0 LDAR 1 1 0 PC_B 1 1 0 保留 1 1 1 LDIR 1 1 1 保留 1 1 1 保留 系统涉及到的微程序流程见图 5-1-4 所示，当拟定“取指”微指令时，该微指令的判别测试字段为 P1测试；指令译码原理见图 3-2-3 所示，由于“取指”微指令是全部微程序 都使用的公用微指令，因此 P1 的测试结果显现多路分支；本机用指令寄存器的高 6 位 （IR7 — IR2 ）作为测试条件，显现５路分支， 占用５个固定微地址单元，剩下的其它地方就 可以一条微指令占用控存一个微地址单元随便填写， 微程序流程图上的单元地址为 16 进制； 00 NOP 01 PC-AR PC加 1 03 MEM-IR 3