n 半导体存储器讲课文档.pptVIP

行译码器 A0 A1 A2 行驱动器 输出缓冲器 Q1 Q3 Q4 Q5 Q2 000 001 002 003 004 005 006 第六十二页，编辑于星期五：十三点 五十四分。 当地址码选择一行，该行内容就以光点反映在荧光屏上。 如地址码循环改变，各行内容就相继出现在输出端。显示器中配合X和Y扫描，屏幕上就显示出字母Z的字样。 第六十三页，编辑于星期五：十三点 五十四分。 存储64个字符的ROM结构 要显示n个字符时，所需ROM总容量应为n×7×5位 多字符发生器的ROM，地址码分两组。 一组是完成逐行扫描的行地址码， 另一组是选择字符的字特征地址码，每个字特征地址码对应一个字符号。 第六十四页，编辑于星期五：十三点 五十四分。 A8 行译码器 存储矩阵 64×7 × 5 字特征译码 A0 A1 A2 A3 A4 … … … … 输出缓冲器 Q1 Q3 Q4 Q5 Q2 第六十五页，编辑于星期五：十三点 五十四分。 BIOS是BASIC INPUT/OUT PUT SYSTEM的缩写，中文意思为基本输入/输出系统。 BIOS是一个初始化程序，是计算机系统的一个核心程序，控制着计算机部件（包括板卡，外设）的运作。 存于E2PROM或FLASH ROM中。 2、用于存放BIOS 第六十六页，编辑于星期五：十三点 五十四分。 扩充方法 第四节 主存储器的组成与寻址 一、存储器芯片的扩充及各芯片寻址范围 1、位并联法——位数扩展 适用于主存储器的字数（即存储单元数）与存储器芯片的字数（即存储单元数）相同，但位数不够的情况，即N8，由M×N芯片→M×8主存储器。 ① 所需芯片数为 8 / N ，其中N是芯片每一存储单元的位数 ② 扩展方法：把所有芯片的地址线、片选线、读/ 写控制线各自并接在一起与CPU的地址线连接；数据线分别与CPU的数据线连接。 第六十七页，编辑于星期五：十三点 五十四分。 例：用16K×1 → 16K×8的存储器 ……… … D0 D1 D7 CPU 16K×1 2 8 CS CS CS A0 A13 … 各芯片地址范围相同，均为：0000H----3FFFH 0 0 0 0 ,0 0 0 0 ,0 0 0 0, 0 0 0 0 0 0 1 1 ,1 1 1 1 ,1 1 1 1, 1 1 1 1 设CPU地址线为16根 16K×1 1 16K×1 如果CS不接地，可以接在CPU的哪根线？ CS接A14，寻址范围是多少？ WE 第六十八页，编辑于星期五：十三点 五十四分。 二、动态RAM的存储单元（DRAM） 图 单管动态存储电路 列选择信号 用电容C存储信息。有电荷是1，没有电荷时是0。 电容存在漏电，存储的信息会丢失。 为了保持存储数据的正确，必须定期的对存储单元(电容)进行充电以恢复原来的电荷，这一过程称为刷新。 第三十页，编辑于星期五：十三点 五十四分。 读：行选线有效，T1导通，刷新放大器读取C的电压值，转换为对应的0或1，重写到C。列选线有效，信息输出到数据线。 写：行选线有效，T1导通，列选线有效，外部信息通过刷新放大器和T1送到C。 刷新：行选线有效，T1导通，电容C上的信息送到刷新放大器，刷新放大器对电容立即进行重写。列选线为0，数据不会送到外部数据总线上。 第三十一页，编辑于星期五：十三点 五十四分。 从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍，所用的时间间隔称为刷新周期（或再生周期），一般为2ms。 定时刷新可以由专门的控制逻辑产生刷新地址，逐行循环进行，刷新对于CPU是透明的。 第三十二页，编辑于星期五：十三点 五十四分。 2．动态RAM实例 图 2164引脚 第三十三页，编辑于星期五：十三点 五十四分。 2、Intel 2164A动态RAM 2164A的容量为64K×1位，有65536个存储单元，每个单元存储1位。用8片2164A可构成64k×8位的存储器。 寻址65536个单元， 65536 ＝216，需16根地址线。 2164A 内部将16根地址线分为行、列地址线，各8根，且分时工作，外部引出8根地址线。 第三十四页，编辑于星期五：十三点 五十四分。 Intel 2164A 引脚说明 A0~A7 地址输入 CAS 列地址选通 DIN 数据输入 DOUT 数据输出 WE 写开放 RAS 行地址选通 VDD +5V VSS 地 第三十五页，编辑于星期五：十三点 五十四分。 Intel 2164A 数据的读出和写入是分开的，分别是DIN和DOUT WE信号控制读写。 WE信号为高，读出； WE信号为低，写入； 无片选信号，由CAS和RAS作片选信号。 第三十六页，编辑于星期五：十三点 五十四分。 Intel 2164A结构框图 行地