数字电路与逻辑设计习题4第四章组合逻辑电路.docx

第四章组合逻辑电路 一、选择题 1 ． 下 列 表 达 式 中 不 存 在 竞 争 冒 险 的 有 。 A. Y= B + AB B. Y= AB+ B C C. Y= AB C + AB D. Y=( A+ B ) A D 若 在 编 码 器 中 有 50 个 编 码 对 象 ， 则 要 求 输 出 二 进 制 代 码 位 数 为位 。 A. 5 B. 6 C. 1 0 D. 50 一 个 1 6 选 一 的 数 据 选 择 器 ， 其 地 址 输 入 （ 选 择 控 制 输 入 ） 端 有个 。 A. 1 B. 2 C. 4 D. 1 6 下 列 各 函 数 等 式 中 无 冒 险 现 象 的 函 数 式 有 。 F D. F BC AC AB BC AC AB B. FACBC F AC BC AB C. F AC BC AB AB AC E. F BC AC AB AB ． 函 数 F AC AB BC ， 当 变 量 的 取 值 为 时 ， 将 出 现 冒 险 现 象 。 A. B= C=1 B. B= C= 0 C. A=1 ， C= 0 D. A= 0 ， B= 0 ． 四 选 一 数 据 选 择 器 的 数 据 输 出 Y 与 数 据 输 入 Xi 和 地 址 码 A i 之 间的 逻 辑 表 达 式 为 Y= 。 A1A0X0 A1A0X1 A1 A0X2 A1A0X3 A1A0X0 A1A0X1 A1A0X3 入 端 有个。C. 3 入 端 有 个 。 C. 3 D. 4 E. 8 A. 1 B. 2 ． 在 下 列 逻 辑 电 路 中 ， 不 是 组 合 逻 辑 电 路 的 有 。 A. 译 码 器 B. 编 码 器 C. 全 加 器 D. 寄 存 器 ． 八 路 数 据 分 配 器 ， 其 地 址 输 入 端 有 个 。 A. 1 B. 2 C. 3 D. 4 E. 8 1 0 ． 组 合 逻 辑 电 路 消 除 竞 争 冒 险 的 方 法 有 。 修 改 逻 辑 设 计 B. 在 输 出 端 接 入 滤 波 电 容 C. 后 级 加 缓 冲 电 路 D. 屏 蔽 输 入 信 号 的 尖 峰 干 扰 1 1 ． 1 0 1 键 盘 的 编 码 器 输 出 位 二 进 制 代 码 。 A. 2 B. 6 C. 7 D. 8 1 2 ． 用 三 线 - 八 线 译 码 器 7 4 LS1 38 实 现 原 码 输 出 的 8 路 数 据 分 配 器 ， 应 。 STA = 1 ， C. STA = 1 ， STB = D， STB = 0 ， STC STC = 0 B. = D D. STA = 1 ， STA = D， STB STB = D， = 0 ， STC = D STC = 0 1 3 ． 以 下 电 路 中 ， 加 以 适 当 辅 助 门 电 路 ， 适 于 实 现 单 输 出 组 合 逻 辑 电 路 。 A. 二 进 制 译 码 器 B. 数 据 选 择 器 C. 数 值 比 较 器 D. 七 段 显 示译 码 器 1 4 ． 用 四 选 一 数 据 选 择 器 实 现 函 数 Y= A1A0 A1A0 ， 应 使 。 A. D0 = D2 = 0 ， D1 =D3 =1 B. D0 = D2 = 1 ， D1 =D3 =0 C. D0 = D1 = 0 ， D2 =D3 =1 D. D0 = D1 = 1 ， D2 =D3 =0 1 5 ． 用 三 线 - 八 线 译 码 器 7 4 LS1 38 和 辅 助 门 电 路 实 现 逻 辑 函 数 Y= A2 A2 A1 ， 应 。 A. 用 与 非 门 ， Y= Y0Y1Y4 Y5 Y6 Y7 C. 用 或 门 ， Y= Y2 Y3 B. 用 与 门 ， Y= Y2Y3 D. 用 或 门 ， Y= Y0 Y1  Y4 Y5 Y6 Y7 二、判断题（正确打√，错误的打×） 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （ ） 编码与译码是互逆的过程。 （ ） 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。 （ ） 液晶显示器的优点是功耗极小、工作电压低。 （ ） 液晶显示器可以在完全黑暗的工作环境中使用。 （ ） 半导体数码显示器的工作电流大， 约 10mA左右， 因此，