《在系统可编程技术应用设计SOPC技术及应用》——第2讲 VHDL程序结构.pptVIP

《在系统可编程技术应用设计SOPC技术及应用》——第2讲 VHDL程序结构.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《在系统可编程技术应用设计SOPC技术及应用》 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第2讲 VHDL程序结构 例2-1:文件d24_conc.vhd LIBRARY IEEE; --使用IEEE库 USE IEEE.STD_LOGIC_1164.ALL; --使用程序包 ENTITY d24_conc IS PORT ( i: in std_logic_vector(1 downto 0); o: out std_logic_vector(3 downto 0)); END ENTITY d24_conc; ARCHITECTURE a of d24_conc is begin process(i) begin case i is when 00 =o=0001; when 01 =o=0010; when 10 =o=0100; when 11 =o=1000; when others =o=XXXX; end case; end process; END ARCHITECTURE a; 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第2讲 VHDL程序结构 例2-1:文件d24_conc.vhd LIBRARY IEEE; --使用IEEE库 USE IEEE.STD_LOGIC_1164.ALL; --使用程序包 ENTITY d24_conc IS PORT ( i: in std_logic_vector(1 downto 0); o: out std_logic_vector(3 downto 0)); END ENTITY d24_conc; ARCHITECTURE a of d24_conc is begin process(i) begin case i is when 00 =o=0001; when 01 =o=0010; when 10 =o=0100; when 11 =o=1000; when others =o=XXXX; end case; end process; END ARCHITECTURE a; 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第2讲 VHDL程序结构 VHDL把一个电路模块看作一个单元,对任何一个单元的描述包括接口描述和内部特性描述两个部分。接口描述称为设计实体,它提供该单元的公共信息,如名称、端口等;内部特性描述称为结构体,它定义单元的内部操作特性,描述实体端口间的逻辑关系。 2.1 实体 实体说明单元: ENTITY 实体名 IS [ GENERIC(类属表);] [ PORT(端口表); ] END ENTITY 实体名; 要求:VHDL源程序文件名必须与实体名一致! 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第2讲 VHDL程序结构 类属说明语句: GENERIC(常数名: 数据类型: 设定值; 常数名: 数据类型: 设定值;…… ); 例:GENERIC ( width1: INTEGER:=8; width2: INTEGER:=15); 在MaxPlus II环境下,对输入信号的位宽谨慎使用! 例如: ENTITY d24_conc IS GENERIC(width1: INTEGER:=3); PORT (i: in std_logic_vector(width1-2 downto 0); o: out std_logic_vector(width1 downto 0)); END ENTITY d24_conc; ARCHITECTURE a of d24_conc is begin process(i) --编译将会出错! ………… END ARCHITECTURE a; 2.1 实体 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第2讲 VHDL程序结构 端口说明语句: PORT(端口名: 端口模式 数据类型; 端口名: 端口模式 数据类型; …… ); 端口相当于这个实体元件的管脚或与其它模块联系的信号线。 端口模式: 2.1 实体 许钢 * 《在

您可能关注的文档

文档评论(0)

学习让人进步 + 关注
实名认证
文档贡献者

活到老,学到老!知识无价!

1亿VIP精品文档

相关文档