《在系统可编程技术应用设计SOPC技术及应用》——第9讲 Altera公司EDA开发环境的高级应用.pptVIP

《在系统可编程技术应用设计SOPC技术及应用》——第9讲 Altera公司EDA开发环境的高级应用.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 一、基于LPM的设计 2、基于LPM的ROM的设计:④设计实体中ROM的应用。 例:设计一个正弦波发生器。 LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY ROM_SIN IS PORT(clock : IN std_logic; reset : IN BOOLEAN; waves : OUT std_logic_vector(7 downto 0)); END ROM_SIN; 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 一、基于LPM的设计 2、基于LPM的ROM的设计:④设计实体中ROM的应用。 例:设计一个正弦波发生器。 ARCHITECTURE behaviour OF ROM_SIN IS SIGNAL step : std_logic_vector(7 downto 0); COMPONENT ROM_SIN_TABLE IS PORT(address: IN STD_LOGIC_VECTOR(7 DOWNTO 0); inclock: IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END COMPONENT ROM_SIN_TABLE; BEGIN U1: ROM_SIN_TABLE PORT MAP(address=step, inclock=clock, q = waves); ------------------- 上升沿ROM数据输出 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 一、基于LPM的设计 2、基于LPM的ROM的设计:④设计实体中ROM的应用。 例:设计一个正弦波发生器。 ------------------- PROCESS(clock,reset) BEGIN IF reset THEN step = ELSIF clockevent and clock=0 THEN step = step + 1; ELSE NULL; END IF; END PROCESS; END behaviour; 下降沿切换地址 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 一、基于LPM的设计 2、基于LPM的ROM的设计:④设计实体中ROM的应用。 例:设计一个正弦波发生器。 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 二、原理图设计输入 例:利用前面设计好的ROM,用原理图方式设计一个正弦波发生器。 模块1:ROM正弦数据表:ROM_SIN_TABLE.vhd文件内容如下: ENTITY ROM_SIN_TABLE IS PORT ( address: IN STD_LOGIC_VECTOR (7 DOWNTO 0); inclock: IN STD_LOGIC ; q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) ); END ROM_SIN_TABLE; 许钢 * 《在系统可编程技术应用设计SOPC技术及应用》 * 第九讲 Altera公司EDA开发环境的高级应用 二、原理图设计输入 例:利用前面设计好的ROM,用原理图方式设计一个正弦波发生器。 模块2:地址计数器:ADDR_CNT.vhd文件内容如下: LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all; ENTITY ADDR_CNT IS PORT(clock : IN std_logic; reset : IN BOOLEAN; cnt

您可能关注的文档

文档评论(0)

学习让人进步 + 关注
实名认证
文档贡献者

活到老,学到老!知识无价!

1亿VIP精品文档

相关文档