通过PCB分层堆叠设计控制EMI辐射.pdfVIP

通过 PCB 分层堆叠设计控制 EMI 辐射 PCB 分层堆叠在控制 EMI 辐射中的作用和设计技巧。 电源汇流排 电磁屏蔽 PCB 堆叠 多电源层的设计 总结 作者： Rick Hartley 高级 PCB 硬体工程师 Applied Innovation Inc. 解决 EMI 问题的办法很多，现代的 EMI 抑制方法包括： 利用 EMI 抑制涂层、 选用合适的 EMI 抑制零配件和 EMI 仿真设计等。本文从最基本的 PCB 布板出 发，讨论 PCB 分层堆叠在控制 EMI 辐射中的作用和设计技巧。 电源汇流排 在 IC 的电源引脚附近合理地安置适当容量的电容， 可使 IC 输出电压的跳变 来得更快。然而，问题并非到此为止。由於电容呈有限频率响应的特性，这使得 电容无法在全频带上生成干净地驱动 IC 输出所需要的谐波功率。除此之外，电 源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降， 这些瞬态电压 就是主要的共模 EMI 干扰源。我们应该怎麽解决这些问题？ 就我们电路板上的 IC 而言， IC 周围的电源层可以看成是优良的高频电容器，它 可以收集为干净输出提供高频能量的分立电容器所泄漏的那部份能量。 此外，优 良的电源层的电感要小，从而电感所合成的瞬态信号也小，进而降低共模 EMI 。 当然，电源层到 IC 电源引脚的连线必须尽可能短， 因为数位信号的上升沿 越来越快，最好是直接连到 IC 电源引脚所在的焊盘上，这要另外讨论。 为了控制共模 EMI ，电源层要有助於去耦和具有足够低的电感， 这个电源层必须 是一个设计相当好的电源层的配对。 有人可能会问， 好到什麽程度才算好？问题 的答案取决於电源的分层、层间的材料以及工作频率 ( 即 IC 上升时间的函数 ) 。 通常，电源分层的间距是 6mil ，夹层是 FR4 材料，则每平方英寸电源层的等效 电容约为 75pF 。显然，层间距越小电容越大。 上升时间为 100 到 300ps 的器件并不多， 但是按照目前 IC 的发展速度， 上 升时间在 100 到 300ps 范围的器件将占有很高的比例。 对於 100 到 300ps 上升 时间的电路， 3mil 层间距对大多数应用将不再适用。 那时，有必要采用层间距小 於 1mil 的分层技术，并用介电常数很高的材料代替 FR4 介电材料。现在，陶瓷 和加陶塑料可以满足 100 到 300ps 上升时间电路的设计要求。 尽管未来可能会采用新材料和新方法，但对於今天常见的 1 到 3ns 上升时 间电路、 3 到 6mil 层间距和 FR4 介电材料，通常足够处理高端谐波并使瞬态信 号足够低，就是说，共模 EMI 可以降得很低。本文给出的 PCB 分层堆叠设计实 例将假定层间距为 3 到 6mil 。 电磁屏蔽 从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干 层，这些层紧挨著电源层或接地层。 对於电源， 好的分层策略应该是电源层与接 地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的