集成电路培训资料.pptxVIP

第2章 集成门电路;  一、授课计划  1、教学目标; 2、重点与难点; 3、学时分配：共6学时; 二、教学内容; 从图中可知：反向恢复时间是影响二极管开关特性的主要因素、正向恢复时间往往可以忽略。出现反向恢复时间的原因是电荷存储效应（外加正向电压时，非平衡少子的积累）;开态： 希望 （即输出电压 ）接近于0V，应工作 在饱和区，C、E结电压最小。 ;2 反相器的带负载能力;(1)带灌流负载的能力;(2)带拉流负??的能力 三极管饱和时拉流负载 IOP = IRC - IC ， IRC不变， IOP越大，IC越小，有利于饱 和，负载能力强， IOPM ? VCC / RC 三极管截止时拉流负载 IRC = IDC1 + IOP ，IRC一定，IOP越大，IDC1越小，应保证 钳位二极管的正向导通电流，使其起到钳位作用。 其中： VCC - VC1 VCC - VC1 IRC = —————— 即 ： IOPM ? ————— RC RC ;2.2 分立元器件门电路 2 .2 .1 二极管与门和或门 一、二极管与门电路;二、MOS三极管非门;2 .3 TTL集成门电路（第3、4学时）;一、工作原理 (1) 输入全部为高电平。当输入A、B、C均为高电平， 即UIH=3.6V时，T1基极电位升高，使T1的集电结和T2、 T5的发射结导通，T5由T2提供足够的基极电流而处于 饱和状态，输出低电平：UO=UOL=UCE5≈0.3V (2) 输入至少有一个为低电平。输出为高电平： UO=UOH≈Ucc－UBE3－UBE4=5－0.7－0.7=3.6V 电路的输出与输入之间满足与非逻辑关系， ; ;(1) 输出逻辑高电平VOH： 截止区对应的输出电平。 输出逻辑低电平VOL： 饱和区对应的输出电平。 (2) 额定逻辑高电平VSH=3v 额定逻辑低电平VSL=0.35V (3) 开门电平Von : 在保证输出为VSL的条件下，允许输入高电平的最小值。 一般Von ? 1.8v (4) 关门电平Voff: 在保证输出为VSH的90%的条件下，允许输入低电平的最大值。 一般Voff ? 0.8v (5) 阈值电平Vth 转折区中点对应的输入电压 (6) 噪音容限UNL、UNH 低电平噪声容限VNL= Voff – VIL,输出高电平可以得到保障. ;(7)输入漏电流IIH:当UIUth时，流经输入端的电流称为输入漏电流IIH , ，,约为10μA (8)扇出系数NO：是指一个输出端，在保证输出低电平VOL不大于0.35v的条件下，能驱动同类门的最多个数。通常 NO ? 8;;2.三态门(TSL门) 三态：逻辑门的输出有高电平、低电平和高阻状态。 电路组成是在TTL与非门的输入级多了一个控制器 件D，如图;2.3 .3 典型TTL与非门芯片介绍;; A、B两个输入端均为低电平时，T1、T2截止， T3、T4导通，输出Y为高电平； A、B两个输入中有一个为高电平时，T1、T2中 必有一个导通，T3、T4中必有一个截止，输出为低 电平。电路的逻辑关系为 3.CMOS传输门; A、B两个输入端均为低电平时，T1、T2截止， T3、T4导通，输出Y为高电平； A、B两个输入中有一个为高电平时，T1、T2中 必有一个导通，T3、T4中必有一个截止，输出为低 电平。电路的逻辑关系为 3.CMOS传输门;控制信号C=