《数字电路与逻辑设计》课件 (6).pptVIP

下载本文档

6
0
约6.5千字
约 49页
2021-10-23 发布于上海
举报
版权申诉

《数字电路与逻辑设计》课件 (6).ppt

此“教育”领域文档为创作者个人分享资料，不作为权威性指导和指引，仅供参考

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

图 4.2.10 (b) 例2 用74138设计一个多输出组合网络，它的输入为A、B、C三个变量，输出为下面三个函数。 F3 = A + B + C F2 = A + C F1 = AC + BC 解：F1(A,B,C) = AC + BC = m1 + m5 + m7 = m1 · m5 · m7 F2(A,B,C) = A + C = m0+m2+m4+m5+m6+m7 = m0+m2+m4+m5+m6+m7 = m1 + m3 = m1 · m3 F3(A,B,C) = A+B+C = A B C = m0 =Y0 图 4.2.11 = Y1 · Y3 2.二—十进制译码器图 4.2.12 (c) 8421BCD码译码器7442 余3BCD码译码器7443 余3格雷BCD码译码器7444 A3 ～A0：地址输入端； Y9 ～Y0 ：输出端。表 4.2.7 二—十进制译码器 7442的功能表 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 A3 A2 A1 A0 输出输入 * * 编码：对特定信息进行二进制数或BCD 码的编制。第二节中规模集成组合逻辑电路一、编码器编码器：用来完成编码工作的数字电路称为编码器。用途：使用编码技术可以大大减少数字电路系统中信号传输线的条数，同时便于信号的接收和处理。 1. 二进制编码器 2n个互不相同的状态 (1) 8—3线普通编码器 (共需n位码元) I0～I7：输入端 A、B、C：输出端特点：输入I0～I7当中只允许一个输入变量有效，即取值为1（高电平有效）。图 4.2.1 3位二进制编码器逻辑图表4.2.1 3位二进制编码器真值表 1 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 A B C I0 I1 I2 I3 I4 I5 I6 I7 输出输入 ① 产生输入端十进制下标的自然二进制码 ② 输入端高电平（即逻辑“1”）有效 (2) 8—