数电课程设计知识讲解.docxVIP

— PAGE \* Arabic 1 — 数电课程设计知识讲解 数电课程设计  一、数字电子钟  1．设计目的  （1）培养数字电路的设计能力。  （2）掌握数字电子钟的设计、组装和调试方法。  2．设计内容及要求  （1）设计一个数字电子钟电路。要求：  ①按24小时制直接显示“时”、“分”、“秒”。  ②当电路发生走时误差时具有校时功能。  ③具有整点报时功能，报时音响为4低1高，即在59分51秒、53秒、55秒、57秒输出500Hz信号，在59分59秒时输出1000 Hz信号，音响持续时间为1秒，最后一响结束时刻正好为整点。  （2）用中小规模集成电路组成电子钟，并在实验仪上进行组装、调试。  （3）画出各单元电路图、整机逻辑框图和逻辑电路图，写出设计、实验总结报告。（4）选作部分：①闹钟系统。②日历系统。  3．数字电子钟基本原理及设计方法  数字电子钟的逻辑框图如图14-1-1所示。它由振荡器、分频器、计数器、译码器、显示器、校时电路和整点报时电路组成。振荡器产生的脉冲信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。有的数字电子钟还加有定时响铃、日历显示等其它功能，需增加相应的辅助电路。   图14-1-1 数字电子钟的基本逻辑框图  （1）振荡分频电路  振荡器是数字电子钟内部用来产生时间标准“秒”信号的电路。构成振荡器的电路很多，图14-1-2（a）是RC环形多谐振荡器，其振荡周期T≈2.2RC。作为时钟，最主要的是走时准确，这就要求振荡器的频率稳定。要得到频率稳定的信号，需要采用石英晶体振荡器。石英晶体振荡器电路如图14-1-2（b）所示，这种电路的振荡频率只取决于石英晶体本身的固有频率。    u O  （b）  图14-1-2 振荡器  （a）RC环形多谐振荡器（b）石英晶体多谐振荡器  由于石英晶体振荡器产生的频率很高，要得到秒信号，需采用分频电路。例如，振荡器输出4 MHz信号，先经过4分频变成1 MHz，再经过6次10分频计数器，便可得到  1Hz的方波信号作为秒脉冲。  （2）计数器  把秒脉冲信号送入秒计数器个位的CP输入端，经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位，以及“时”个位、十位的计时。“秒”、“分”计数器为60进制，“时”计数器为24进制。  24进制计数器如图14-1-3所示。当“时”个位计数器输入端CP来到第10个触发脉冲时，该计数器归零，进位端Q D5向“时”十位计数器输出进位信号。当第24个“时”脉冲（来自“分”计数器输出的进位信号）到来时，十位计数器的状态为0010，个位计数器的状态位0100，此时“时”十位计数器的Q B6和“时”个位计数器的Q C5输出为1。两者相与后送到两计数器的清零端R0A和R0B，通过74LS90内部的R0A和R0B与非后清零，完成24进制计数。同理可构成60进制计数器。   CP   来自分计数器  的进位信号  图14-1-3 24进制计数器  （3）译码显示电路  译码驱动器采用8421 BCD码七段译码驱动器74LS48，显示器采用共阴极数七段数码显示器，有关74LS48和七段显示器的使用方法前面已经作了介绍，这里不再赘述。（4）校时电路  当数字电子钟出现走时误差时，需要对时间进行校准。实现校时电路的方法很多，如图14-1-4所示电路即可作为时计数器或分计数器的校时电路。  CP端  图14-1-4 校时电路  现设用该电路作为分计数器的校时电路，图中采用RS 触发器作为无抖动开关。通过开关K 的接入位置，可以选择是将“1 Hz 信号”还是将“来自秒计数器的进位信号”送至分计数器的CP 端。当开关K 置于B 端时，RS 触发器的输出1=Q 、0=Q ，“来自秒计数器的进位信号”被送至分计数器的CP 端，分计数器正常工作；需要校正分计数器时，将开关K 置于A 端，这时RS 触发器的输出0=Q 、1=Q ，“1 Hz 信号”被送至分计数器的CP 端，分计数器在“1Hz 信号”的作用下快速计数，直至正确的时间，再将开关K 置于B 端，达到了校准时间的目的。 （5）整点报时电路  电路的设计要求在差10 s 为整点时开始每隔1 s 鸣叫一次，每次持续时间为1 s ，共鸣叫5次，前4次为低音500 Hz ，最后一次为高音1 kHz 。因为分