量程自动转换数字式频率计的设计说明.pdfVIP

量程自动转换数字式频率计的设计说明.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA 课 程 设 计 (量程自动转换数字式频率的设计) 题 目: 数字频率计的设计 学 院: 班 级: 学 号: 姓 名: 指导老师: 提交时间: 目录 一. 设计要求 二. 设计方案 1, 频率计的工作原理 2 ,频率计的系统框图 三. 详细设计 1, 4 位十进制计数模块 (1)十进制计数器元件 cnt10v 的设计 (2)计数器的顶层设计 (3)分频模块的设计 2. 闸门控制模的设计 3 .可自动换挡基准时钟模块的设计 4. 锁存模块的设计 5. 译码显示模块的设计与实现 七段数码显示译码管的 VHDL设计 6. 频率计电路顶层原理图的设计 7 .实验数据和误差分析 四. 总结 五. 参考文献 数字频率计的设计 摘要 : 数字频率计是一种能够测量被测信号频率的数字测量仪 器。它被广泛应用于航天、航空、电子、自动化测量、测控等领 域。本文利用测频原理,设计一个量程自动转换数字式频率计, 主要硬件电路由 Altera 公司生产的复杂可编程逻辑( CPLD ) EPM7128 构 成 。 复 杂 可 编 程 逻 辑 器 件 CPLD 芯 片 EPM7128SLC84-15 完成各种时序逻辑控制、计数功能。在 QUARTUS II 平台上,用 VHDL 语言编程完成了 CPLD 的软件设 计、编译、调试、仿真和下载。由于本系统采用了先进的 EDA 技术,不但大大缩短了开发研制周期, 而且使本系统具有结构紧 凑、体积小,可靠性高,测频围宽、精度高等优点。 关键词 :频率计;可编程逻辑器件; VHDL 一、设计要求 1. 频率计的测量围为 1 MHz ,量程分 10 KHz 、100 KHz 和 1000 KHz 三档(最大读 数分别为 9.99 KHz 、99.9 KHz 、999 KHz )。 2. 要求量程可根据被测量的大小自动转换。即当计数器溢出时,产生一个换档信号, 让整个计数时间减少为原来的 1/10,从而实现换档功能。 3. 要现溢出报警功能。即当频率高于 999 KHz 时,产生一报警信号,点亮 LED 灯,从 而实现溢出报警功能。 二、设计方案 1、频率计的工作原理 常用的测量频率的方法有两种,一个是测周期法,一个是测频率法。 F T 测周期法需要有基准系统时钟频率 s ,在待测信号一个周期 x ,记录基准时钟频率的周 N 期数 s ,则被测频率可表示为: F = F / N x s s 测频率法就是在一定的时间间隔 Tw ,得到这个周期信号重复变化的次数 Nx ,则被测频 率可表示

文档评论(0)

tianya189 + 关注
官方认证
文档贡献者

该用户很懒,什么也没介绍

认证主体阳新县融易互联网技术工作室
IP属地上海
统一社会信用代码/组织机构代码
92420222MA4ELHM75D

1亿VIP精品文档

相关文档