Quartus-II中FPGA管脚的分配策略.docxVIP

Quartus-II中FPGA管脚的分配策略 Quartus-II中FPGA管脚的分配策略 PAGE Quartus-II中FPGA管脚的分配策略 Quartus II中FPGA管脚的分配策略 编写：*** 校核： 审核： 二〇一 年 月 日 PAGE I　　 目 录 TOC \o 1-2 \h \z 目 录 I Quartus II中FPGA管脚分配策略 1 1. FPGA管脚介绍 1 . 电源管脚 1 . 配置管脚 2 . 普通I/O管脚 2 . 时钟管脚 2 2. FPGA管脚分配方法 3 . Pin Planner方式 3 . Import Assignments方式 3 . Tcl Scripts方式 6 . 项目组统一使用方式 8 3. 编写FPGA管脚分配文件 9 . 查看PDF格式的原理图 9 . 查看PrjPCB格式的原理图 10 4. 保存FPGA管脚分配文件 11 . Tcl格式或CSV格式 11 . QSF格式 11 . 项目组统一使用格式 11 附录 管脚类型说明 12 长园深瑞继保自动化有限公司 第 PAGE 12 页 Quartus II中FPGA管脚分配策略 FPGA管脚介绍 FPGA的管脚从使用对象来说可分为两大类：专用管脚和用户自定义管脚。一般情况下，专用管脚大概占FPGA管脚数的20% ~ 30%，剩下的70% ~ 80%为用户自定义管脚。从功能上来说可分为电源管脚、配置管脚、时钟管脚、普通I/O管脚等。 下面以Altera公司的Cyclone IV E系列芯片EP4CE30F23C8为例，如图1所示，芯片总共包含484个芯片管脚。图中不同颜色的区域代表不同的Bank，整个芯片主要分为8个Bank，FPGA的各个管脚分布在不同的Bank中。 其中，三角形标记的管脚为电源管脚，正三角表示VCC，倒三角表示GND，三角内部的O表示I/O管脚电源，I表示内核电源。 圆形标记的管脚为普通用户I/O管脚，可以由用户随意使用。 正方形标记且内部有时钟沿符号的管脚为全局时钟管脚。 五边形标记的管脚为配置管脚。 图1 Wire Bond 电源管脚 FPGA通常需要两个电压才能运行，一个是内核电压，另一个是I/O电压。每个电压通过独立的电源管脚来提供。内核电压是用来给FPGA内部的逻辑门和触发器供电。随着FPGA的发展，内核电压从5V、、、到 ，变得越来越低。I/O电压用来给各个Bank供电，每个Bank都有独立的I/O电压输入。一般情况下，内核电压会比I/O电压低。 图1中的VCCINT是内核电压管脚，VCCIO是I/O电压管脚。 配置管脚 每个FPGA都需要配置管脚，以支持多种配置方式，例如JTAG、从串、从并、主串、主并等。对于配置管脚的控制信号来说，是专用管脚，不能作为普通的I/O管脚。而其数据信号可以作为普通的I/O管脚使用。 图1中的MSEL为配置模式选择信号，即选择AS模式、PS模式或FAST AS模式。MSEL[1:0]为00表示用AS模式，10表示用PS模式，01表示用FAST AS模式。如果用JTAG模式，MSEL[1:0]置00，JTAG模式和MSEL无关，即用JTAG模式时，MSEL会被忽略，但是因为MSEL不能浮空，所以置00。 图1中的TMS、TCK、TDI和TDO为JTAG接口的4根线，分别为模式选择、时钟、数据输入和数据输出线。常用的为AS模式和JTAG模式。 普通I/O管脚 FPGA的I/O管脚是FPGA上较为丰富的资源，也是做管脚约束时最常用的资源。对于FPGA的普通I/O管脚，可以设定电平类型（TTL、LVTTL、LVCOMS、ECL等）、驱动电流、摆率等参数。 时钟管脚 FPGA内部的时钟都需要通过专用时钟管脚连接内部PLL或者DCM等专用时钟处理单元，从而接入内部高速时钟网络。 对于一些外部同步信号的输入，如果时钟只用于采样当前的同步信号，其时钟可以不用连接到专用时钟管脚上，即不用接入全局时钟网络，但需要约束其管脚不使用全局时钟资源。否者，EDA工具会报错，提示其作为时钟输入而没有接在专用时钟管脚上。 更多的管脚类型说明见附录。  FPGA管脚分配方法 FPGA管脚分配常用的有3种方式，分别为Pin Planner方式、Import Assignments方式和Tcl scripts方式。 Pin Planne