测试三维存储器单元阵列的方法和存储器电路与流程.docxVIP

PAGE PAGE 1 测试三维存储器单元阵列的方法和存储器电路与流程 1.本发明的实施例涉及测试三维存储器单元阵列的办法和存储器电路。背景技术：2.半导体集成电路(ic)工业已经生成了各式各样的数字器件，以解决许多不同领域中的问题。这些数字器件中的一些(例如存储器宏)配置为用于数据存储。随着ic变得越来越小和越来越复杂，这些数字器件中的导线的电阻也发生了变幻，从而影响了这些数字器件的工作电压和整体ic性能。技术实现要素：3.按照本发明的实施例，提供了一种测试三维(3d)存储器单元阵列的办法，包括：将数据写入3d存储器单元阵列中的存储器单元的每个层；在起码一个3d存储器单元阵列的第一支列中同时执行每个存储器单元的读取操作，第一支列包括在3d存储器单元阵列的每个对应层上的存储器单元；确定3d存储器单元阵列中的存储器单元是否响应于读取操作而发生故障；以及响应于确定3d存储器单元阵列中的存储器单元发生故障，用备用存储器单元替换3d存储器单元阵列中的起码一个故障存储器单元。4.按照本发明的实施例，还提供了一种测试三维(3d)存储器单元阵列的办法，包括：将数据写入3d存储器单元阵列中的存储器单元的每个层；同时执行3d存储器单元阵列的第一层中的每个存储器单元的读取操作；响应于3d存储器单元阵列的第一层的读取操作，确定3d存储器单元阵列的第一层中的第一存储器单元是否已经故障；和响应于确定3d存储器单元阵列的第一层中的第一存储器单元已经发生故障，用第一备用存储器单元替换3d存储器单元阵列的第一层中的起码一个故障存储器单元。5.按照本发明的实施例，还提供了一种存储器电路，包括：第一存储器单元阵列，位于第一层上；其次存储器单元阵列，位于与第一层不同的其次层上；第一解码器电路，通过字线组耦合到第一存储器单元阵列和其次存储器单元阵列；其次解码器电路，通过位线组和源极线组耦合到第一存储器单元阵列和其次存储器单元阵列，第一解码器电路和其次解码器电路被配置为同时执行第一存储器单元阵列和其次存储器单元阵列中的每个存储器单元的写入操作；和读取电路，起码耦合到第一存储器单元阵列和其次存储器单元阵列，并且被配置为同时执行第一存储器单元阵列和其次存储器单元阵列中的每个存储器单元的读取操作。附图解释6.当结合附图举行阅读取时，从以下具体描述可最佳理解本发明的各个方面。应当强调，按照工业中的标准实践，各个部件未按比例绘制并且仅用于解释的目的。事实上，为了清晰的研究，各个部件的尺寸可以随意地增大或减小。7.图1是按照一些实施例的存储器电路的电路图。8.图2是按照一些实施例的存储器电路的立体图。9.图3是按照一些实施例的存储器单元的电路图。10.图4是按照一些实施例的存储器电路的电路图。11.图5是按照一些实施例的存储器电路的电路图。12.图6是按照一些实施例的测试电路的办法的流程图。13.图7是按照一些实施例的测试电路的办法的流程图。14.图8是按照一些实施例的系统的暗示图。详细实施方式15.以下藏匿内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的详细实施例或实例以简化本发明。固然，这些仅是实例而不旨在限制。例如，在以下描述中，在其次部件上方或者上形成第一部件可以包括第一部件和其次部件挺直接触形成的实施例，并且也可以包括在第一部件和其次部件之间可以形成额外的部件，从而使得第一部件和其次部件可以不挺直接触的实施例。此外，本发明可以在各个示例中重复参考数字和/或字母。该重复是为了容易和清晰的目的，并且其本身不指示研究的各个实施例和/或配置之间的关系。16.此外，为了便于描述，本文中可以用法诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间隔关系术语，以描述中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在用法或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中用法的间隔关系描述符可以同样地作相应地说明。17.按照一些实施例，一种测试三维(3d)存储器单元阵列的办法包括：将数据同时写入到3d存储器单元阵列中的存储器单元的每个层；并且同时执行3d存储器单元阵列中的每个层中的每个存储器单元中的读取操作。18.在一些实施例中，测试3d存储器单元阵列的办法还包括响应于读取操作确定3d存储器单元阵列中的存储器单元是否已经发生故障，响应于确定3d存储器单元阵列中的存储器单元发生故障，用备用存储器单元替换3d存储器中的起码一个故障存储器单元。19.在一些实施例中，通过同时将数据写入3d存储器单元阵列中的存储器单元的每个层，与其他办法相比，削减了3d存储器单元阵列上的测试时光