FPGA实验三：液晶屏的显示设计归类.pdfVIP

专业： __ 电子信息工程 __ 姓名： _____ 陈华杰 _____ 学号： ______ 实验报告 日期： ___4 月 4 日___ 地点：应电楼 303 桌号 2 组 课程名称： _____FPGA 实验 ______ 指导老师： __竺红卫 / 陈宏__成绩： __________________ 实验名称： ____ 液晶屏的显示设计 ______实验类型： _FPGA 实验 _ 同组学生姓名： __ 一、实验目的 1. 熟悉实验板上液晶屏的工作原理； 2. 熟悉驱动电路的源代码。 二、实验装置 1. 电脑一台； 2. 实验板一块； 3. 实验板电源一只； 4. 实验板连接电脑的下载线一根。 三、实验原理 实验板显著的特征是 2 线 16 字符液晶显示器 LCD 。尽管 LCD 支持 8 位的数据接口， 为了与其它的 XILINX 的开发板保持兼容并且尽可能减少针脚数， FPGA 仅通过 4 位的数据接口线控制 LCD ，LCD 通 过使用 ASCII 标准和自定义字符可以有效地显示多种信息。但是，这些显示速度并不是很快。每半秒扫 描一次以测试实际清晰度的界限。与 50MHz 时钟频率相比，这样的显示速度是慢的。 PicoBlaze 处理器 可以有效地控制显示时间和显示内容。 第 1 页，共 32 页 字符 LCD 的供电电压是＋ 5V 。 FPGA 的 I/O 口信号的电压是 3.3V 。但是， FPGA 的输出电平是通过 LCD 来识别是有效的低电平还是高电平。 LCD 控制器接收 5V TTL 信号电平， FPGA 输出 3.3V 的 LCMOS 以满足 5V TTL 电压要求。数据线上的 390 欧串联电阻，当 LCD 驱动一个逻辑高电平时，其用 来防止了 FPGA 和 SrtataFlsah I/O 管脚的超负载。当 LCD_RW 为高时， LCD 驱动数据线。在绝大多数 应用中， LCD 作为只读外围设备，几乎没有从显示器读数据。 四、操作方法和实验步骤 对于程序的各个步骤， 如新建项目、 新建 Verilog HDL 、新建 .ucf 文件、Synthesize、Implement Design 、 Generate Programming File 、Configure Target Device 等等，在实验一中已经展示过，每一次实验的基本操 作步骤都是差不多的，故这里不再重复阐述。 本次实验总共需要做三份程序并观察现象： 1）例程 2 ）设计按键拨动时显示小时、分钟和秒，中间分别空一格。 3）按键拨动开始显示， 10 秒钟显示结束，结束时 LCD 上显示 ABCDEF ，同时八只 LED 灯亮。 五、实验源代码和现象 1）例程 UCF 文件如下： NET CLK_50MHZ LOC=C9; NET LCD_D0 LOC=R15; NET LCD_D1 LOC=R16; NET LCD_D2 LOC=P17; NET LCD_D3 LOC=M15; NET LCD_E