(vhdl实验报告)出租车计费器的设计.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子科技大学成都学院学院 标准实验报告 (实验)课程名称 数字电路EDA设计与应用 姓名 乱弹的枇杷 学号 1 2 408 3 0 专业 电气工程及其自动化 指导教师 张 一、 实验名称 出租车计费器的设计 二、 实验目的 1、 了解出租车计费器的工作原理。 2、 学会用VHDL语言编写正确的七段码管显示程序。 3、 数量掌握用VHDL编写复杂功能模块。 4、 进一步数量状态积在系统设计中的应用。 三、 实验原理 出租车计费器一般都是按公里计费,通常是起步价xx元(xx元可以行走 x公里),然后再是x x元/公里。所以要完成一个出租车计费器,就要有两个 计数单位,一个用来计公里,另外一个用来计?费用。通常在出租车的轮子上都 有传感器,用来记录车轮转动的圈数,而车轮子的周长是固定的,所以知道了 圈数自然也就知道了里程。在这个实验中,就要模拟出租车计费器的工作 过程,用直流电机模 拟出租车轮子,通过传感器,可以得到电机每转一周 输出一个脉冲波形。结果的显示用8个七段码管,前四个显示里程,后三 个显示费用。 在设IIVHDL程序时,首先在复位信号的作用下将所有用到的寄存器进 行清零,然后开始设定到起步价记录状态,在此状态时,在起步价规定的里程里 都一直显示起步价,直到路程超过起步价规定的里程时,系统转移到每公里计 费状态,此时每增加一公里,讣费器增加相应的费用。 为了便于显示,在编写过程中的数据用BCD码来显示,这样就不存在数据 格式转换的问题。比如表示一个三位数,那么就分别用四位二进制码来表示, 当个位数字累加大于9时,将其清零,同时十位数字加1,依此类推。 四、实验内容 本实验要完成的任务就是设计一个简单的出租车讣费器要求是起步价3 元,准行I公里以后1元/公里显示部分的七段码管扫描时钟选择时钟模块 的lKHz,电机模块的跳线选择GND端,这样通过旋钮电机模块的电位器,即可 达到控制电机转速的LI的。另外用按键模块的S1来作为整个系统的复位按钮, 每复位一次,计费器从头开始计费。直流电机用来模拟出租车的车轮子,没转 动一圈认为是行走1米所以每旋转1000圈认为车子前进1公里。系统设计是需 要检测电机的转动情况,每转一周,计米计数器增加I。七段码管显示要求为前 4个显示里程,后3个显示费用。 实验中所用端口管脚分配关系如下: 端口名 使用模块信号 对应FPGA管脚 说明 CLK 数字信号源 C 1 3 时钟为1KHZ MOTOR 直流电机模块 AE9 44E脉冲输出 RST 按键开关S1 P25 复位信号 DIS PL AYO 数码管A段 F13 D I S PLAY 数码管B段 F14 DISPLA Y 2 数码管C段 F15 DISPLAY 3 数码管D段 E15 DIS PLAY4 数码管E段 F1 6 DISPLA Y 5 数码管F段 F1 7 计价器费用显不 DIS PLAY 6 数码管G段 E18 SEG-SELO 位选DELO G18 S EG-SE L 1 位选DEL1 G17 SEG-SEL2 位选DEL2 G16 五、实验步骤 1、打开QUARTUSII软件,新建一个工程。 2、 建完工程之后,再新建一个VHDL File,打开VHDL编辑器对话框。 3、 按照实验原理和自己的想法,在VHD L编辑窗口编写VHDL程序。其 程序如下所示: 1 2 library ieee; use ieee.std logic 1164 3 use ieee.std_logic_arith?all; 4 5 6 use ieee.std_lQgic_unsigned.all; □ entity taxi is 7 H port (Clk: in std lcgic;—钮输入 8 Raw; in std lcgic;—复El監入 9 Moeoi: in std logic;—电机脉R输入 10 Display: out ssd logic veccor (6 down to 0);?YS 段嚨码管显 75绘出 11 SE3_SEL:buffer std^logielector(2 downtc 0))端 12 end caxi; 13 14 Harc?iitecture behave of taxi is 15 signal Disp Tenf:integer range 0 to 15; 16 signal Disp Dsccdesstd logic vector(6 downco 0); 17 signal Meterl.HeterlC.Me^rlOO^eterlKsintsger range 0 tc 9;一分别分呈程的个十百千位 18 signal MoneyOrMoneylrMoneylO:integer ran

文档评论(0)

jinzhuang + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档