锁相环频率合成器的设计.pdfVIP

锁相环频率合成器的设计 1 方案设计 在本系统中需要用到高性能的频率源作为混频信号的本振。频率合成器的方案 主要有三种：直接式、间接式和直接数字频率式。直接式频率合成尽管有频率转换 快的优点，但是其体积大的弱点无法适应现代系统要求。直接数字式由于其工作频 率较低且成本昂贵也不宜采用。间接式频率合成技术是运用锁相和数字分频器相结 合的技术对信号频率进行四则运算，谐波分量是利用锁相环的窄带滤波特性加以滤 除的，由于它不采用传统的谐波发生器、倍频器等器件，从而使频率合成器结构简 单，造价低，并且有良好的相位噪声特性，所以我们采用间接式频率合成方案。间 接式频率合成器的具体实现方案由很多，主要有混频锁相式、取样锁相式和数字分 频锁相式三种。我们采用的是数字分频锁相式的。 其原理方框图如图所示： 晶振 PD LPF VCO ×N ÷ N 图1 锁相环频率合成器原理图 本电路由晶体振荡器、单片 PLL、环路滤波器、相位补偿、 VCO等组成。由于频 率综合器要求较高的频谱纯度、捷变速度和频率点数，我们采用了单片 PLL中包含 双模式的鉴频鉴相器，它具有既能降低相位噪声的模拟工作状态，又能提高鉴相频 率，增加环路带宽的数字工作状态的双重功能，也即当环路进行频率捕捉时，它以 鉴频工作方式工作，当进入相位锁定区域，就转为鉴相方式工作，所以它能够使环 路快速自动入锁，无需扩捕电路。因此，在电路设计过程中，不需要加入频率预制 时间，这样有助于提高频率捷变时间。同样，也能降低相位噪声。 另外，对于输出频率大于 2GHz的本振源，我们采用倍频法来得到微波毫米波 段的输出信号。需要在锁相环的输出后附加微波毫米波倍频组件，以得到更高的频 率。 2 各电路部件的实现 2.1 单片 PLL 为了满足小体积的要求，我们采用单片 PLL频率合成技术，单片 PLL频率合成技 术是现代频率合成技术的一大革命，它使得 P、L、S波段实现小型化、低相位噪声 频率合成器成为可能。 在本方案中，我们采用 Q3236来实现。美国 QUALCOMM公司推出的 Q3236单片 PLL 芯片，其性能优良，工作频率在 0～2GHz，除此之外， Q3236还具有以下特性： 1) 内设前置÷ 10/11 分频器 2) 输入灵敏度范围 -10dBm～ +10dBm 3) 鉴相器增益高达 302mv 4) 输入驻波比小于 2：1 5) 程序控制端口 TTL/CMOS兼容， 8bit 串行的或并行的数据线 6) 锁定指示 7) 参考分明比在 1～16之间 8) 2～ 128分频器的工作频率可达 300MHz，90～1295分频比的工作频率可达 2GHz Q3236还包括以下几个功能部件： 1) 高速参考信号线性接收管和高速 VCO的输出信号的线性接收器 2) 可以高频工作的÷ 10/11 双模前置分频器 3) 由M和A计数器组成的吞脉冲计数分频器 4) 可编程的参考分频器 5) 数字鉴频 / 鉴相器 6) 锁定/ 失锁检测电路 7) TTL/CMOS兼容的并行接口和 8位数据总线接口 使用 Q3236来实现锁相环路，只需外加一阶环路滤波器和 VCO，参考分频比和分 频比均采用外部控制模式。 2.2 程序分频器 由÷ 10/11 双模前置分频器和由 M和A计数器组成的吞脉冲分频器组成的程序分频器 是频率综合器中的一个关键部件，它的可变分频器通过一定的微处理程序控制来设 置和改变。 在微波频率综合器中，为了提高分频器的工作速度，一般采用中规模集成电路 的吞脉冲分频器。针对限制设置式程序分频器最高工作速度的两个因素：个位数的 计数串行连结，个位