EDA实验数据报告.pdfVIP

下载本文档

2
0
约7.78千字
约 10页
2021-11-27 发布于重庆
举报
版权申诉

EDA实验数据报告.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

验一 :译码器及计数器设计实验 1 、实验目的 1 ）复习二进制译码器的功能。 2 ）学习 VHDL语言源程序输入方法。 3) 学习 VHDL语言源程序检查和修改。 4 ）掌握用 VHDL语言设计一个 3 线-8 线译码器和六十进制计数器的方法。 5 ）掌握 VHDL语言编辑器的基本操作。 2 、实验内容 1 ）本实验给出了有错误的 3 线—8 线译码器的 VHDL 程序，请采用 VHDL 编辑器，修改调试程序。 2 ）采用 VHDL设计方法，设计一个 60 进制计数器，采用 BCD码输出。 3、实验步骤（一）、3— 8 译码器 1、分析 3— 8 译码器原理，设计相应端口以及信号输入输出变量等。 2、其中 A 、B、C 为三位二进制代码输人端。 Y0-Y7 是八个输出端， G1、 G2A、G2B 为三个输入控制端。只有当 G1＝1，G2A＝0,G2B＝0 时，译译码器才处于工作状态。否则、译码器将处在禁止状态，所有输出端全为高电平。 3、（二）、设计一个 60 进制计数器，采用 BCD码输出。 1 ）BCD码：用 4 位二进制数编码表示 1位十进制数 2 ）一个十进制计数器即为一个 4 位二进制计数器，若将两个 4 位二进制计数器连接起来就可构成 100 进制以内的计数器。实验程序 1 、3-8 译码器 library IEEE ; use IEEE . STD_LOGIC_1164 .ALL; use IEEE . STD_LOGIC_ARITH .ALL; use IEEE . STD_LOGIC_UNSIGNED .ALL; -- Uncomment the following lines to use the declarations that are -- provided for instantiating Xilinx primitive components. --library UNISIM; entity T138 is 输入输出 G G C B A Y Y Y Y Y Y Y Y port(A,B,C,G1,G2A,G2B:in std_logic ; 0 X X X X X 1 1 1 1 1 1 1 1 Y:out std_logic_vector (7 downto 0)); X 1 X X X X 1 1 1 1 1 1 1 1 end T138; X X 1 X X X 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 architecture Behavioral of T138 is 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 signal D_IN: std_log