DAC产生直流电压或任意波形.docxVIP

PAGE PAGE 1 DAC产生直流电压或任意波形 电压输出DAC采纳F（IF）O方式，也就是先进先出(图1)。通常状况下，用户将DAC的输入数字数据(DIN)装载到DAC内部串行输入（寄存器），而将之前的数据编码锁存到N位DAC。   图1. 高精度、电压输出DAC的通用方框图  LDAC(装载DAC)引脚为高电平常，串行数据流与SCLK(串行时钟)协作，装载DAC的串行输入寄存器(图2)。输入寄存器填满之后，LDAC低电平则将串行输入寄存器装载到N位数据锁存器。LDAC再次变为高电平，模拟输出电压通过OUT引脚输出并稳定到最终值。在建立时间期间，串行输入寄存器接收下一个编码。   图2. 高精度、电压输出DAC的通用时序图  抱负状况下，DAC的理论吞吐速度等于SCLK/N，其中SCLK为外部时钟速率，N为DAC的位数。例如，对于16位DAC，最大时钟速率为50MHz，吞吐率为50MHz/16，即3.125MHz。  这是很了不起的DAC吞吐率！然而，这是特别不现实的，特殊是假如您将模拟输出电压设置为满幅或满摆幅输出。在这种状况下，您需要时间使输出稳定到其满幅值。  建立时间打算一切  所以，我们还是回到现实吧。高精度应用中的建立时间打算DAC的有效更新率，而不取决于时钟的数据率。DAC的模拟输出频率结构通常是一阶的。对于较大的信号，很简单利用R/C电路建立这种响应的模型。对于这种电路，可用以下公式描述模拟输入/输出行为。  VOUT = VIN(1 – e-t/RC) 式1  式中：  VOUT?模拟输出电压  VIN?模拟输入电压  R ?DAC输出（电阻）  C ? DAC输出（电容）  图3所示为DAC系统的模拟信号建立时间响应，包括死区时间、摇摆及线性建立部分。   图3. DAC的理论输出建立时间  死区时间是DAC使用数据锁存寄存器更新模拟输出的时间。假如发生较大的模拟输入阶跃，DAC将进入摇摆区。在该信号响应结束时，最终值为理论最终值的±1/2 LSB。  DAC的数据手册会列出建立时间指标。以MAX5717 16位、50MHz、电压输出DAC为例，建立时间为0.75us。初看之下，会以为DAC的吞吐率为50MHz除以16，即2.33MHz。假如您将DAC的建立时间考虑在内，该DAC的实际吞吐率为建立时间的倒数，即1.33MHz。  重要的工作优先  大量使用DAC的设备都要求DAC行为实现最优化，这取决于系统要求。对于仪器仪表、自动测试和测试/测量应用，吞吐率是主要技术指标。DAC精度性能的细节特别重要，但切记建立时间是使您能够马上洞察DAC速度是否足够满意电路的最佳指标。  !--