电路学：第10章 组合逻辑电路.pptVIP

4. 显示译码器 在实际中，被译出的信号经常需要直观地显示出来，这就需要显示译码器。显示译码器通常由译码电路、驱动电路和显示器等组成。常用的显示译码器将译码电路与驱动电路合于一身。 （1）显示器 在数字系统中，广泛使用七段字符显示器，或称七段数码管显示器。常用的七段显示器有半导体数码管显示器（LED）和液晶显示器（LCD），这里仅介绍半导体七段显示器。 图10.21（a）是七段显示器的示意图，它由a ～g七个光段组成，每个光段都是一个发光二极管（Light Emitting Diode，简称LED），如图3.21（b）所示。根据需要，可让其中的某些段发光，即可显示出数字0～15，如图10.22所示。 七段显示器分共阴极接法和共阳极接法，分别如图10.23（a）和（b）所示。当共阴极接法时，若需某段发光，则需使该段（a、b、…g）为高电平；当共阳极接法时，若需某段发光，则需使该段（a、b、…g）为低电平。 （2）集成4线-7段译码器 4线-7段集成译码器74LS247的输入是8421BCD码A3A2A1A0，并且是原码；输出是 、 、 、 、 、 、 ，低电平有效，它要与共阳极接法的显示器配合使用。表3.11和图3.24分别是74LS247的功能表（真值表）和引脚排列图。下面对其中的几个功能端作一下介绍： 为灯测试输入端，低电平有效。当 = 0时，无论A3～A0为何种输入组合， ～ 的状 态均为0，七段数码管全部发光，用以检查七段显示器各字段是否能正常发光。 为灭零输入端，当 = 0时，若A3A2A1A0 = 0000，则所有光段均灭，用以熄灭不必要的零，以提高视读的清晰度。例如03.20，前后的两个零是多余的，可以通过在对 应位加灭零信号（ = 0）的方法去掉多余的零。 为消隐输入/灭零输出端（一般共用一个输出端）。 为消隐输 入端，它是为了降低显示系统的功耗而设置的，当 = 0时，无论 、 及数码输入A3～A0状态如何，输出 ～ 状态均为1，七段数码管 全灭，不显示数字；当 = 1时，显示译码器正常工作。正常显示情况 下， 必须接高电平或开路，是级别最高的控制信号。 为灭零输出端，它主要用作灭零指示，当该片输入A3A2A1A0 = 0000并熄灭时， = 0，将其引向低位片的灭零输入端，允许低 一位灭零。反之， = 1，说明本位处于显示状态，就不允许低一位灭零。 将灭零输入端 和灭零输出端 配合使用，即可实现多位十进制 数码显示系统的整数前和小数后的灭零控制。图10.25示出了灭零控制的连 接方法，其整数部分是将高位的 与后一位的 相连，而小数部分是 将低位的 与前一位的 相连。在此电路的整数显示部分，最高位译码 器的 接地， 端始终处于有效电平，一旦此位的输入为0，就将进行灭 零作，并通过 端将灭零输出的低电平向后一位传递，开启后一位的灭 零功能。同样，在小数显示部分，最低位译码器的灭零输入端 端始终 处于有效电平，一旦此位的输入为0，就将进行灭零操作，并通过 将 灭零输出的低电平向前传递，开启前一位的灭零功能。依此方法，就可把整数前和小数后的多余的零灭掉。例如，若七位数为0042.300，则显示42.3；若为9113.101则显示9113.101；若为0513.072则显示513.072；若为6103.140则显示6103.14。 10.2.3 加法器 加法器是计算机中重要的运算部件。 1. 半加器和全加器 加法器分半加器和全加器。所谓半加，是指两个1位二进制数相加，没有低位来的进位的加法运算，实现半加运算的电路称半加器。全加是指两个同位的加数和来自低位的进位3个数相加的运算，实现全加的电路叫全加器。例如，两个4位二进制数A = A3A2A1A0 = 1011，B = B3B2B1B0 = 1110相加，其竖式运算如下： 1 0 1 1 …… A 1 1 1 0 …… B +） 1 1 1 0 …… 来自低位的进位 1 1 0 0 1 由竖式可以看出，A、B两数的最低位（最右边一位）进