数字集成电路基本单元与版图.pptVIP

驱动缓冲级的芯片照片 1O.3.5 三态门 在微处理器结构里，往往采用公共总线结构，需要设计三态门电路，以避免总线使用的矛盾。 三态门电路可以用如图所示的常规逻辑门构成。当使能信号E为高电平时，或非门和与非门都打开，数据传至驱动管反相输出；当E为低电平时，与非门输出为高电平关闭了P管，或非门输出低电平关闭了N管，输出处于高阻态。 数字集成电路基本单元与版图 10.1 引 言 数字集成电路基本电路主要性能指标： （1）工作速度（延迟时间的长短） （2）集成度（占用面积的大小） （3）功耗（消耗的电源功率） （4）噪声容限等 10.2 TTL基本电路及版图实现 10.2.1 TTL基本电路 TTL反相器电路 TTL基本电路及版图实现 （1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路的输入级； 2）由T2、Re2和Rc2组成的中间驱动电路，将单端信号υB2转换为双端信号υB3和υB4； 3）由T3、T4、Rc4和二极管D组成的输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。 TTL基本电路及版图实现 TTL与非门电路 将基本TTL反相器改变成为多输入端的与非门。它的主要特点是在电路的输入端采用了多发射极的双极型晶体管。器件中的每一个发射极能各自独立地形成正向偏置的发射结，并可促使T1进入放大或饱和区。两个或多个发射极可以并联地构成一大面积的组合发射极。 TTL基本电路及版图实现 NPN管多发射极晶体管的结构示意图 TTL基本电路及版图实现 (a)采用多发射极晶体管作三输入端TTL与非门的输入器件。当任一输入端为低电平时，T1的发射结将正向偏置而导通，T2将截止。结果将导致输出为高电平。只有当全部输入端为高电平时，T1将转入倒置放大状态，T2和T3均饱和，输出为低电平。 (b)为三输入端TTL与非门的代表符号 TTL基本电路及版图实现 或非门电路 10.2.2 TTL与非门的版图设计 双极集成电路版图设计的基本原则： （1）版面面积最小。 （2）受隔离结寄生电容Cjs影响大的那些隔离区应尽可能的小。 （3）电极引出线的排列必须与封装要求一致，在电路周围要均匀排列。 ①?尽量短些、宽些，在高频及高阻抗的电路中尤应注意这点； ②??不能相交，无法避免相交时，可用交叉连线； ③?为避免寄生耦合，铝线不能跨越管子，但可跨过电阻； ④?为防止短路及减小场效应，铝线应尽量不在最后一次扩散层上跨过，可使铝线爬在厚氧化层上； ⑤??布线图形越简单越好； ⑥?电源线、地线、输入引线、输出引线、低电阻引线的铝条要宽些，引线孔要开得大些，甚至排为一排； （4）铝引线的排列应注意以下各点： （5）PN结隔离的隔离槽必须接最低电位； （6）所有电阻器原则上可放在同一隔离岛内，该隔离岛应接至最高电位以保证电阻器的PN结在任何条件下都处于反偏状态，且可减小寄生电容； （7）集电区接最高电位的晶体管可放在电阻的隔离岛上，不必另设隔离岛，以减小面积； （8）电路的输入端和输出端之间的间距应尽量安排得大些，防止输入级和输出级之间发生寄生耦合。 （9）对要求匹配，并且温度变化要求一致的晶体管（如差放中的对管、恒流源中的对管等），应放置在相邻区域并对称放置，其图形大小、方向、形状最好都一样。 （10）以上有关尺寸的设计必须符合版图设计规则。 TTL与非门的版图设计 评价版图好坏的几个因素： ① 符合原电路设计指标； ②??面积最小； ③ 成品率高； ④??可靠性高； ⑤ 具有可测试性。　 TTL与非门的版图设计 双极型集成电路版图设计步骤： （1）划分隔离区 （2）元器件的版图设计　 （3）元器件的布局　 （4）布线　 设计举例 举例说明一个五管单元与非门电路的版图设计 （1）决定隔离区数目 此电路共有5个隔离区，如图中虚线所示。