实验四通用寄存器组.pdf

计算机组成原理实验报告 姓名 学号 班级 实验题目 实验CPU 通用寄存器组 一、 实验目的 1. 了解通用寄存器组的用途及对CPU 的重要性。 2. 掌握通用寄存器的设计方法。 二、 实验原理 通用寄存器组是CPU 的重要组成部分。从存储器取来的数据要放在通用寄存器中；从外部设 备取来的数据除DMA方式外，要放在通用寄存器中。向存储器输出的数据也是从通用寄存器中取 出；向外部设备输出的数据除DMA方式外也是从通用寄存器中取出来的。由于从通用寄存器组中 取数据比从存储器或者外部设备取数据快得多，因此参加算术运算和逻辑运算的数据一般是从通用 寄存器组中取出，它向算术逻辑单元ALU提供了进行算术运算和逻辑运算所需要的两个操作数， 同时又是运算结果的暂存地。通用寄存器组内寄存器的数目与CPU性能有关，CPU性能预告，通 用寄存器组内的寄存器数目越多。由于算术逻辑运算需要两个操作数，因此通用寄存器组有两个读 端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数。通用寄存器组有 1个写端口，负 责将运算结果保存到指定的寄存器内。根据通用寄存器组的功能要求，一个只有4个16位寄存器 的通用寄存器组的框图如下图所示。 在上图所示的电路中，当reset为低电平时，将4个16位寄存器R0~R3复位为0。当寄存器的write 和sel为高电平时，在时钟信号clk 的上升沿将D端的输入D[15..0]写入寄存器，然后送到寄存器 的输 Q[15..0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr直接相连。 每个寄存器还有另一个选择信号 sel，它决定哪一个寄存器进行写操作。4 个寄存器的选择信号分 别和2-4译码器产生的sel00、sel01、sel10和sel11相连。只有当 1个寄存器被选中时，才允许对 该寄存器进行写操作。2-4译码器的输入sel[1..0]接DR[1..0]，2-4译码器对2位的输入信号sel[1..0] 进行2-4译码，产生4个输 sel00、sel01、sel10和sel11，分别送往4个寄存器R0、R1、R2、R3 的选择端 4 选 1 多路选择器 1 从 4 个寄存器 R0、R1、R2、R3 的输 Q[15..0]选择 1 路送到 DR_data[1..0]，给算术逻辑单元提供目的操作数；选择信号sel[1..0]接DR[1..0]。4选1多路选择器 2从4个寄存器R0、R1、R2、R3 的输 Q[15..0]选择一路送到SR_data[1..0]，给算术逻辑单元提 供源操作数；选择信号sel[1..0]接SR[1..0]。 三、 实验要求 1、 实验设计目标 设计一个通用寄存器组，满足以下要求： （1） 通用寄存器组中有4哥16位的寄存器。 （2） 当复位信号reset=0 时，将通用寄存器组中的4哥寄存器清零。 （3） 通用寄存器组中有两个读出端口，当DRWr=1时，在始终clk 的上升沿将数据总线上的 数写入DR[1..0]指定的寄存器。 （4） 通用寄存器组有两个读出接口，一个对应算术逻辑单元的目的的操作数 DR，另一个对 应算术逻辑单元的源操作数SR。DR[1..0]选择目的的操作数；SR[1..0]选择源操作数。 （5） 设计要求层次设计。底层的设计实体有3个：16位寄存器，具有复位功能和允许写功能； 一个2-4译码器，对应寄存器写选择；一个4选1多路开光，负责选择寄存器的读出。 顶层设计构成一个完整的通用寄存器组。 2、顶层设计实体的引脚要求 引脚要求对应关系如下： （1） clk对应实验台上的时钟（单脉冲）。 （2） reset对应实验台上的CPU复位信号CPU_RST. （3） SR[1..0]对应试验台开关SA ，SA 。 1 0 （4） DR[1..0]对应试验台开关SR ，SR 。 3 2 （5） DRWr对应实验台上开关SA 。 5 （6） 目的操作数用试验台上的指示灯A~A 显示，源操作数用试验台上的指