原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验一、流水灯设计
一、创建工程
1、打开V ivado2014.4，选择 “Create New Project”，创建一个新的工程。
2、进入新建工程向导。
3、点击 “Next”，输入工程名并指定工程所在的目录，确认勾选 “Create project
subdirectory” 。注意工程名及工程所在的路径中只能包括数字、字母及下划线，不允许出现
空格、汉字以及特殊字符等。
1 Xilinx 全球合作伙伴
4 、点击 “Next”，指定创建的工程类型，选择 “RTL Project”。
5、连续点击“Next” 。
2 Xilinx 全球合作伙伴
级，在符合条件的器件中选中板卡对应的 。
7、点击 “Next”，进入Summary 界面查看所创建工程的相关信息。
3 Xilinx 全球合作伙伴
二、输入设计
9、在左侧 “Flow Navigator” 栏中的 “Project Manager” 下点击 “Add Sources”，在弹出
的窗口中选择 “Add or create design sources” 。
4 Xilinx 全球合作伙伴
10、点击 “Next”，选择 “Create File”，输入文件名 “counter”。
11、点击 “OK”，然后点击 “Finish”。
12、点击 “OK”，在弹出的 框中选择 “Yes” 。
13、在 “Sources” 窗口中的 “Design Sources” 下双击创建的源文件 “counter.v”。
5 Xilinx 全球合作伙伴
14、在右侧的文档编辑窗口用verilog 语言完成计数器模块counter.v 设计。
15、用同样的方法创建控制器模块flash_led_ctl.v 及顶层模块flash_led_top.v 。
三、
16、创建 文件，在左侧 “Flow Navigator” 栏中的 “Project Manager” 下点击 “Add
6 Xilinx 全球合作伙伴
Sources”，在弹出的窗口中选择 “Add or create simulation sources”，点击 “Next”。
17、选择 “Create File”，输入 文件名。
18、点击 “OK”，再点击 “Finish”。
19、点击 “OK”，再点击 “Yes”。
7 Xilinx 全球合作伙伴
20、在 “Sources” 窗口中的 “Simulation Sources” 下双击新建的 文件
Flash_led_top_tb.v，在编辑窗口完成 文件编写。
21、在左侧 “Flow Navigator” 一栏中的 “Simulation” 下点击 “Run Simulation”，选择
“Run Behavior Simulation”。
8 Xilinx 全球合作伙伴
22、进入 界面。
23、调整界面布局，将波形窗口拉大。在工具栏中点击 “Run All”。
24、 到7ms 之后在波形图上方的工具栏中点击 “Break” 暂停，点击 “Zoom Fit”，
将波形缩放到合适大小。
9 Xilinx 全球合作伙伴
由 图形可以看出，初始条件下led 从最左端led15 开始向右移动，6ms 后移动至led10
亮，然后改变位移方向向左移动， 波
文档评论（0）