《集成电路设计》课程教学大纲.docxVIP

《集成电路设计》教学大纲 课程编号：100093404 课程名称：集成电路设计 高等教育层次：本科 课程在培养方案中的地位： 课程性质：选修 课程类别：Az类别专业基础课程基本模块 适用专业：电子封装技术专业 开课学年及学期：非强制，建议大学三年级。 先修课程（a)必须先修且考试通过的课程，b)必须先修过的课程，c)建议先修的课程）： a) 电路分析基础半导体物理与器件线性代数 b)模拟电子技术基础数字电子技术基础 c) 无 课程总学分：2，总学时:32 课程教学形式：普通课程:0 课程教学目标（表格只是一种体现相关内容的示例，仅供参考）： 课程教学目标（给出知识能力素养各方面的的具体教学结果） 教学效果评价（选填项） 不及格 及格，中 良 优 1.通过理论教学，使学生掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论。 完全不掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论，或者仅有碎片化的理解。 基本掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论，但是知识掌握和能力形成不全面。 较好掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论，但是知识掌握和能力形成稍有欠缺。 能够掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论。，知识掌握和能力形成俱佳。 2. 通过课堂教学，使学生能够掌握半导体制造中外延生长、掩膜版制造、光刻、氧化、沉淀与刻蚀、掺杂等原理和工艺。掌握集成电路主要晶体管器件的加工工艺。 完全不能掌握半导体制造中外延生长、掩膜版制造、光刻、氧化、沉淀与刻蚀、掺杂等原理和工艺。完全不能掌握集成电路主要晶体管器件的加工工艺。 基本可以掌握半导体制造中外延生长、掩膜版制造、光刻、氧化、沉淀与刻蚀、掺杂等原理和工艺。基本可以掌握集成电路主要晶体管器件的加工工艺。 可以掌握半导体制造中外延生长、掩膜版制造、光刻、氧化、沉淀与刻蚀、掺杂等原理和工艺。可以掌握集成电路主要晶体管器件的加工工艺，但识别和表达稍有不足。 完全能够掌握半导体制造中外延生长、掩膜版制造、光刻、氧化、沉淀与刻蚀、掺杂等原理和工艺。完全掌握集成电路主要晶体管器件的加工工艺，识别和表达能力优秀。 3.通过课堂教学和学生自主学习，使学生能够掌握MOS场效应管的伏安特性、电容的组成和计算，掌握MOS管的阈值电压、体效应、温度特性、噪音、二阶效应等原理。 不能掌握MOS场效应管的伏安特性、电容的组成和计算，不能掌握MOS管的阈值电压、体效应、温度特性、噪音、二阶效应等原理。 部分掌握MOS场效应管的伏安特性、电容的组成和计算，部分掌握MOS管的阈值电压、体效应、温度特性、噪音、二阶效应等原理。 可以掌握MOS场效应管的伏安特性、电容的组成和计算，可以掌握MOS管的阈值电压、体效应、温度特性、噪音、二阶效应等原理。 完全掌握MOS场效应管的伏安特性、电容的组成和计算，完全掌握MOS管的阈值电压、体效应、温度特性、噪音、二阶效应等原理。 4.通过课堂教学和上机实践，使学生能够掌握基于Cadence平台的Capture 电路图设计以及PSpice数模仿真程序设计流程和方法；掌握基本数模电路的设计、仿真以及结果分析。 完全不能掌握基于Cadence平台的Capture 电路图设计以及PSpice数模仿真程序设计流程和方法；不能掌握基本数模电路的设计、仿真以及结果分析。 部分掌握基于Cadence平台的Capture 电路图设计以及PSpice数模仿真程序设计流程和方法，部分掌握基本数模电路的设计、仿真以及结果分析。 可以掌握基于Cadence平台的Capture 电路图设计以及PSpice数模仿真程序设计流程和方法；可以掌握基本数模电路的设计、仿真以及结果分析。 完全能够掌握基于Cadence平台的Capture 电路图设计以及PSpice数模仿真程序设计流程和方法；完全能够掌握基本数模电路的设计、仿真以及结果分析 课程教学目标与所支承的毕业要求对应关系（公共平台课无需细化到毕业要求指标点，暂无专业认证需求的专业下表可选填） 毕业要求（指标点）编号 毕业要求（指标点）内容 课程教学目标（给出知识能力素养各方面的的具体教学结果） 1.基础知识 指标点3.9 了解电子封装技术专业前沿和行业发展趋势，认识本专业对于社会发展的重要性 指标点5.1 了解电子制造技术发展历史中重大技术突破的背景与影响 课程目标1：通过理论教学，使学生掌握集成材料、结构与理论；半导体基础知识；典型二极管与晶体管的结构与理论。 2.工程知识 指标点3.4具有材料科学、工程材料以及材料分析测试的基本知识以及掌握电子制造工艺过程所涉及的各种材料的物理、化学以及力学性能，能够对电子制造过程中材料特