第2章 可编程逻辑器件的设计.pptVIP

所谓“动态重构”是指在系统运行期内， 可根据需要适时地对芯片重新配置以改变系统的功能。 FPGA可以无限次地被重新编程， 利用它可以在一秒钟内几次或数百次地改变器件执行的功能， 甚至对器件的部分区域进行重组， 且在部分重组期间， 芯片的其它部分仍可有效地运行。目前在系统编程的实现方法有以下几种： 1. 利用计算机接口和下载电缆对器件编程 连接电路如图 2.5 所示。 一种方法需要在ISP器件的开发软件支持下进行。 它可以利用串口的Bit Blaster串行下载或利用并口的Byte Blaster并行下载。 例如， 对Altera公司的CMOS结构的MAX7000 系列器件或SRAM结构的FLEX系列器件均适应。 另一种方法是脱离ISP的开发环境， 根据编程时序的要求， 利用自己的软件向ISP器件写入编程数据。 这种方法多适用于SRAM结构的FPGA器件。 图 2.5 利用PC机和编程电缆对ISP―PLD编程 第2章 可编程逻辑器件的设计 第2章 可编程逻辑器件的设计 2.1 可编程逻辑器件的设计流程 2.2 在系统可编程技术 2.3 边界扫描技术 2.1 可编程逻辑器件的设计流程 可编程逻辑器件的设计是指利用开发软件和编程工具对器件进行开发的过程。高密度可编程逻辑器件的设计流程如图 2.1 所示， 它包括设计准备、 设计输入、 设计处理和器件编程四个步骤以及相应的功能仿真(前仿真)、 时序仿真(后仿真)和器件测试三个设计验证过程。 图 2.1 高密度可编程逻辑器件的设计流程 2.1.1 设计准备 在对可编程逻辑器件的芯片进行设计之前， 首先要进行方案论证、 系统设计和器件选择等设计准备工作。 设计者首先要根据任务要求， 如系统所完成的功能及复杂程度， 对工作速度和器件本身的资源、 成本及连线的可布性等方面进行权衡， 选择合适的设计方案和合适的器件类型。 数字系统设计有多种方法， 如模块设计法、 自项向下(Top―Down)设计法和自底向上设计法等等。 自顶向下设计法是目前最常用的设计方法， 也是基于芯片的系统设计的主要方法。 它首先从系统设计入手， 在顶层进行功能划分和结构设计， 采用硬件描述语言对高层次的系统进行描述， 并在系统级采用仿真手段验证设计的正确性， 然后再逐级设计低层的结构。 由于高层次的设计与器件及工艺无关， 而且在芯片设计前就可以用软件仿真手段验证系统方案的可行性， 因此自顶向下的设计方法有利于在早期发现结构设计中的错误， 避免了不必要的重复设计， 提高了设计的一次成功率。 自顶向下的设计采用功能分割的方法从顶向下逐次进行划分。 在设计过程中采用层次化和模块化将使系统设计变得简洁和方便。 层次化设计是分层次、 分模块地进行设计描述。 描述器件总功能的模块放在最上层， 称为顶层设计； 描述器件某一部分功能的模块放在下层, 称为底层设计； 底层模块还可以再向下分层， 这种分层关系类似于软件设计中的主程序和子程序的关系。 层次化设计的优点一是支持模块化， 底层模块可以反复被调用， 多个底层模块也可以同时由多个设计者同时进行设计， 因而提高了设计效率； 其次模块化设计比较自由， 它既适合于自顶向下的设计， 也适合于自底向上的设计。 2.1.2 设计输入 设计者将所设计的系统或电路以开发软件要求的某种形式表示出来， 并送入计算机的过程称为设计输入。 设计输入通常有以下几种方式： 1. 原理图输入方式 这是一种最直接的设计描述方式， 它使用软件系统提供的元器件库及各种符号和连线画出原理图， 形成原理图输入文件。 这种方式大多用在对系统及各部分电路很熟悉的情况， 或在系统对时间特性要求较高的场合。 当系统功能较复杂时， 原理图输入方式效率低， 它的主要优点是容易实现仿真， 便于信号的观察和电路的调整。 2. 硬件描述语言输入方式 硬件描述语言是用文本方式描述设计， 它分为普通硬件描述语言和行为描述语言。普通硬件描述语言有ABEL―HDL#, CUPL等， 它们支持逻辑方程、 真值表、 状态机等逻辑表达方式。行为描述语言是目前常用的高层硬件描述语言， 有VHDL和Verilog―HDL等， 它们都已成为IEEE标准， 并且有许多突出的优点： 如语言与工艺的无关性， 可以使设计者在系统设计、 逻辑验证阶段便确立方案的可行性； 又如