DSPC55X考试试卷试题.docVIP

DSPC55X考试一试卷试题 DSPC55X考试一试卷试题 DSPC55X考试一试卷试题 一、填空题（每空2分，共20分） 1、在C语言和C55x汇编语言的混淆程序设计中，C函数的参数和返回值传达到 C55x的寄存器中。在函数“longfunc(int*p1,inti2,inti3,inti4)” 中，*p1传达到AR0寄存器，i2传达到T0寄存器，i4传达 到AR1寄存器，返回值由AC0寄存器传达。 2、汇编语言“mov*AR0，AC0”使用的寻址方式是间接寻址模式，“mov#0x3，DPH”使用的寻址方式是直接寻址模式，“mov*(#0x011234)，T2”使用 的寻址方式是绝对寻址模式。 3、指令履行前AC0的值是0012345678，那么汇编语句“AND#0x7f，AC0”， 履行今后，AC0的值是0000000078。 4、C55x的链接器命令文件中，SECTIONS命令的主要作用是告诉链接器怎样将输 入段组合成输出段，以及在储蓄器哪处寄存输出。MEMORY命令的主要作用是定义 目标系统的储蓄器配置图，包括对储蓄器各部分的命名，以及规定它们的初步地点和长度。 二、简述题（共40分） 1、依据你的理解，试列举DSP芯片的特点？（5分） 答：哈佛构造；多总线构造；指令系统的流水线操作；专用的硬件乘法器；特其他DSP 指令；迅速的指令周期；丰富的外设 2、TMS320C55x芯片的总线构造有何特点，主要包括哪些总线？它们的功能是什么？（6分） 答：TMS320C55xDSP采用先进的哈佛构造并拥有十二组总线，其独立的程序总线和数据总线赞同同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，赞同CPU在同一个机器周期内 进行两次读操作数和一次写操作数。独立的程序总线和数据总线赞同CPU同时接见程序指令和数据。 包括12条总线，分别是：PAB和PB、BAB和BB、CAB和CB、DAB和DB、EAB和EB、 FAB和FB。 功能： 3、DSP为了降低功耗采用了哪些举措？（6分） 答：双电压供电；多种工作模式 4、TMS320C55x的总储蓄空间为多少？可分为哪3类，它们的大小是多少？储蓄器空间的各自作用是什么？（6分） 答：程序空间16MByte；I/O空间64KWords；数据空间8MWords 5、TMS320C55x有哪些寻址方式，它们是怎样寻址的？试为每种寻址方式列举一条指令（6分） 答：直接寻址模式，mov＃K16，DP； 间接寻址模式，mov*AR0，AC0； 绝对寻址模式，mov*(#0x011234)，T2； MMR寻址模式，mov*abs16(＃AR2),T2； 寄存器位寻址模式，btstp@30,AC1； 圆形寻址模式。 6、将C源程序变换成可履行文件需要经过哪些步骤？（6分） 答：创立C源文件；创立工程文件；创立连结器命令文件；编译整个工程文件；链接；生成可履行文件 1循环寻址中，怎样确定循环缓冲的初步地点？假如循环缓冲大小为什么地点开始？BK初始化为多少？（4分）  17，其初步地点必然从 若协助寄存器AR0的值为0x0005H，AR3的值为0x030FH，请分别给出以下寻址方式改正后的协助寄存器的值。（6分） *AR3+ ； AR3=0310H *AR3+0 ； AR3=0314H *AR3（15） ； AR3=0324H 2分别解说以下指令的功能。（6分） LD #80h， A； 把马上数80H装入累加器A LD 80h， A； 把80H为地点的数据装如累加器A LD #80h，16，A； 把马上数80H左移16位后装如累加器A 1、简述C55x的储蓄器配置情况；（课本11~12页） C55x采用一致的储蓄空间和I/O空间。C55x的内储蓄空间共有352KB，外面储蓄空间 共有16MB。储蓄区支持的寄存器种类有异步SRAM、异步EPROM、同步DRAM和同步突发 SRAM。C55x的I/O空间与程序 当CPU读/写I/O空间时，在  /地点空间分开。I/O空间的地点为16位，能接见 16位地点前补0来扩展成24位地点。  64K字地点， 2、TMS320C55x的寻址空间是多少？当  CPU接见程序空间和数据空间时，使用的地点是多 少位； 答：C55x的寻址空间为16MB，当CPU从程序空间读取程序代码时，使用24位地点， 当接见数据空间时，使用23位的地点。可是在接见数据空间时，将23位地点左移一位，并 将地点总线上的最低有效位（LSB）置0，使得在对数据空间或程序空间寻址时，地点总线 都传达24位地点。 3、VC5509A的PGELQFP封装芯片共有多少个引脚？其中GPIO引脚有多少个？并行地点总 线引脚有多少个？并行双向数据总线引脚有多少个？