SAR-ADC设计架构比较及必要说明.docxVIP

SAR-ADC设计架构比较及必要说明 10b-200ksps-SAR-ADC设计说明 目前项目的设计需求 目前项目属于COST-DOWN项目，所以电路面积是最主要的优化点，目前该ADC的指标要求是10b-200Ksps，精度适中，速度比较低，关键是如何减小面积降低成本且能保证10b的模数转换有效位。项目之前采用的SMIC SAR ADC IP，需要外接电阻，整体面积是0.17mm2，本次设计的主要目的是设计不需要外挂电阻的SAR ADC且整体电路的面积小于0.17mm2。本项目中的SAR ADC针对的是单端应用，所以后续所有的讨论只针对单端应用情况。 各种SAR ADC架构比较及选定 图1、单端SAR ADC基本架构 压，因此信号输入端需要专门的采样保持电路用于维持ADC转换期间VIN电压的相对固定，这进一步增加了面积。此外，此类型的DAC转换精度依赖于电阻的匹配精度，在芯片内部，电阻的匹配精度低于电容的匹配精度。综合以上因素，该类型的DAC只适合应用于转换位数较小的SAR ADC中。 图3、二进制电流型DAC结构 二进制电流型DAC架构 如图3所示，逐次逼近逻辑产生数字码控制电流源的开关，从而使得不同大小的电流与输入端产生的电流做减法运算，从而得到比较器的输出串行码。该结构的DAC受限于电阻、MOS管的匹配程度，而且随着位数的增加电流镜结构也会导致比较大的功耗。在高精度的SAR