Verilog HDL数字设计与综合(第二版)练习题12解答.pdfVIP

  • 6
  • 0
  • 约5.03千字
  • 约 6页
  • 2022-06-16 发布于辽宁
  • 举报

Verilog HDL数字设计与综合(第二版)练习题12解答.pdf

YOUR Verilog HDL数字设计与综合(第二版)练习题12解答 LOGO 原 创 文 档 请 勿 盗 版 1.用UDP设计一个二选一的多路选择器。选择端口信号是s,输入信号是i0和i1,输 出信号是out。若选择端口信号s = x,则输出out恒等于0。若s = 0,则out = i0。若s = 1,则out = i1。 答:代码如下: primitive udp_mux(out,i0,i1,s); output out;

文档评论(0)

1亿VIP精品文档

相关文档