ARM异常中断处理及程序设计.pptVIP

* 嵌入式ARM系统原理与实例开发（第2版） 北京大学出版社出版 嵌入式ARM系统原理与实例开发 北京大学出版社　出版 第一页，共三十二页。 北京大学出版社出版 1 2 ARM中断类型及中断向量 安装ARM中断处理程序 第6章　ARM异常中断处理及程序设计 3 IRQ中断处理过程及处理 3 SWI中断处理原理及应用程序开发 第二页，共三十二页。 北京大学出版社出版 异常的概念 异常将导致处理器停止当前事务处理，转而处理一个突发事件（这个突发事件包括外部或者内部引起的）。 例如一个外部中断或者试图执行一个未定义的指令。 在处理异常之前，为了在异常处理完成后能够很好的返回到中断处理之前的状态，在编写程序的时候有必要将处理器当前的状态保护起来，另外，在同一时刻有可能出现多个异常中断请求。 第三页，共三十二页。 北京大学出版社出版 ARM异常类型 如果发生中断及异常，以下信息需要进行保护： (1) 当前程序的状态，即CPU信息，存储在CPSR寄存器中； (2) 当前程序的位置，以便于从异常及中断中返回，即当前PC寄存器信息； (3) 临时数据信息，即当前R0~R12数据。 ARM处理器在执行中断服务程序之前，都将这些信息进行了有效的保护： (1)??LR(R14)寄存器用来保存当前CPU寄存器的值，即程序的返回地址； (2)??SPSR寄存器用来保护当前程序的状态，即CPU信息； (3) 临时数据使用栈来保存，当中断发生后，系统将开辟一段内存空间，将R0~R12的数据依次压入栈中，用R13来存储该栈空间的入口地址。 经过以上机制，ARM处理器能够很好的支持中断和中断嵌套。 第四页，共三十二页。 北京大学出版社出版 ARM异常类型 第五页，共三十二页。 北京大学出版社出版 ARM中断响应过程 第六页，共三十二页。 北京大学出版社出版 Reset异常及处理 当系统复位信号产生后，ARM处理器当立即中断当前正在执行的指令。进入复位处理时，处理器将进行以下操作： R14_svc = UNPREDICTABLE value //R14_svc不可知 SPSR_svc = UNPREDICTABLE value //SPSR_svc不可知 CPSR[4:0] = 0b10011 //处理器进入svc模式 CPSR[5] = 0 //执行ARM状态 CPSR[6] = 1 //禁止FIQ CPSR[7] = 1 //禁止IRQ if high vectors configured then //指向复位向量地址 PC = 0xFFFF0000 else PC = 0当复位后，ARM处理器PC指针将立刻指向00xFFFF0000地址，禁止所有外部中断，运行于SVC模式。 第七页，共三十二页。 北京大学出版社出版 未定义指令异常及处理 当试图执行一个ARM处理器及其协处理器都无法识别的指令时将产生一个未定义指令异常。在没有实际硬件支持时，未定义指令异常可以被用来进行一个协处理器的软件仿真，或者其它软件仿真功能。 第八页，共三十二页。 北京大学出版社出版 未定义指令异常处理步骤 R14_und = address of next instruction after the undefined instruction //R14_und为下一指令地址 SPSR_und = CPSR //存储CPSR状态 CPSR[4:0] = 0b11011 //进入未定义模式 CPSR[5] = 0 //执行ARM执行 //CPSR[6] is unchanged，允许FIQ CPSR[7] = 1 //禁止IRQ if high vectors configured then //指向未定义中断向量 PC = 0xFFFF0004 else PC = 0 第九页，共三十二页。 北京大学出版社出版 软中断异常及处理 软中断异常是由SWI指令产生的，其将进入使CPU进入SVC模式，执行以下操作： R14_svc = address of next instruction after the SWI instruction //R14_svc指向SWI下一条要执行指令 SPSR_svc = CPSR //备份CPSR CPSR[4:0] = 0b10011 //进入SVC模式 CPSR[5] = 0 //执行ARM状态指令 /* CPSR[6] is unchanged */ CPSR[7] = 1 //禁止IRQ i