计算机技术第5章高速缓冲存储器Cache.ppt

第五章 高速缓冲存储器Cache;CPU、内存之间的存取速度 ？ 如500MHz的PⅢ，一次指令执行时间为2ns，与其相配的内存（SDRAM）存取时间为10ns，比前者慢5倍，CPU和PC的性能怎么发挥出来？ ; 如何减少CPU与内存之间的速度差异？ 一种是在基本总线周期中插入等待 一种方法是采用存取时间较快的SRAM作存储器 第3种方法是Cache法。 还有一种方法，采用新型存储器。;高速缓冲存储器Cache是位于CPU和主存储器DRAM之间，规模较小，但速度很高的存储器，通常由SRAM组成。它根据程序的局部性原理，把正在执行的指令地址附近的一部分指令或者数据从主存调入这个存储器，供CPU在一段时间内使用，这对提高程序的运行速度有很大的影响。它的工作速度数倍于主存，全部功能由硬件实现，并且对程序员是透明的。  图5-1 在CPU与主存之间设置Cache; 5.1高速缓冲存储器的工作原理 缓存的工作原理是怎样的？ ;cache更加有效，要求程序有高度的暂时性和局部性。 程序访问的局部性 :当执行的程序在对存储器寻址时，其地址总是在最近刚被访问过的存储单元的附近，这种现象被称之为程序访问的局部性。;;命中率(Hit rate) CPU在任一时刻从Cache中可靠获取数据的几率。命中率越高，正确获取数据的可靠性就越大 。 一般规定Cache与