IBM AT总线（电子信息）.pptxVIP

IBM AT总线 IBM AT总线 1.ISA总线 ISA总线设计成前62引脚和后36引脚的插座，它们既可利用前62引脚插入与XT兼容的8位扩展卡，又可利用整个插座插入16位扩展卡。ISA总线前62脚的信号功能说明如下。 PC总线信号线包括8位双向数据总线，20位单向地址总线，其余为控制总线。26条控制总线包括6级中断请求线、3对DMA控制线(加1条DACK)、4条存储器和I/O设备的读写命令线、1条系统时钟信号、1条I/O奇偶检测线、1条I/O就绪线以及其他联络信号线。此外，还提供4种电源(+5V、-5V、+12V、-12V)共8条线，供扩充及I/O适配器使用。 62条PC总线信号线按功功能可分为以下5类。 (1)地址线A19～A0(20条)地址线用来选定存储器地址或I/O设备地址。当选定I/O设备地址时，A19～A16无效。这些信号一般由CPU产生，也可以由DMA控制器产生。20位地址线允许访向1MB存储空间，16位地址线允许访问64KB的I/O设备空间。 (2)数据线D7～D0(8条)数据线用于CPU、存储器和各种I/O适配器之间的数据传送。 (3)控制线(21条) SMEMR、SMEMW：存储器读、存储器写信号，由CPU或DMA控制器产生，用来控制存储器的读/写操作。 IOR、IOW：I/O读、I/O写信号，也是由CPU或DMA控制器产生的，用来控制对I/O适配器的数据读出或写入，在CPU执行I/O指令时产生。 BALE：地址锁存允许信号，由8288总线控制器提供，用在系统板上锁存从处理器来的有效地址。在I/O通道上，作为处理器有效地址指示。该信号用来锁存处理器地址。ALE下降沿锁存。 AEN：地址允许信号，由总线响应电路产生，用于DMA操作，当它为高电平时，禁止中央处理器信号进入系统总线，而允许DMA控制器控制系统总线。 IRQ3～IRQ7：6级中断请求信号，这是I/O通道上的I/O适配器向中央处理器发出中断请求服务的信号，采用边沿触发。 DRQ1～DRQ3：为3条DMA请求信号；DACK1～DACK3：为3条DMA响应信号。若I/O槽上某适配器请求和存储器交换数据(如软盘的读或写操作)，则DMA请求(DRQ)信号电平升高，在CPU执行完本总线周期操作后，通过DMA控制器向该适配器发回DMA响应(DACK)信号，同时DMA控制器占用系统总线。 REFRESH：系统板上RAM刷新电路信号。 OWS：零等待状态信号。 T/C：计数终止信号。当任一个DMA通道的传送达到预定字节数时，向适配器发出T/C脉冲信号，以终止DMA数据交换。 RSET DRV：系统总清信号，当加电时使系统各部件复位或初始化。 (4)状态线(2条) I/OCHCK：I/O通道校验。此信号指明I/O通道上扩充存储或外设出现奇偶校验出错时，该信号有效，将CPU进入非屏蔽中断(NMI)。 I/OCHRDY：I/O通道就绪信号。该信号通常处于高电平，当慢速的I/O设备等需要CPU延长总线周期时，将此信号变为低电平，直到此信号重新置为高电平才停止总线周期延长。其延长时间是时钟(210ns)的整数倍。 (5)定时信号线(2条) OSC：主振荡器输出信号。由8284时钟发生器提供给I/O通道作为主振荡器信号，周期为70ns，即频率为14.31818MHz，占空比为50%。 CLK：系统时钟信号。它是微处理器工作频率，又称状态周期信号，由OSC晶体振荡器主振频率14.31818MHz经8284时钟发生器三分频获得。其周期为210ns，即工作频率为4.77MHz,占空比为33%。 ISA总线的后36引脚设置了8位数据线(高字节)SD8～SD15、高7位地址线LA23～LA17以及控制存储器和I/O设备的读写命令线，并增加了若干中断和DMA控制线(因为在AT机中中断控制器8259A和DMA控制器8237A都有2个，这样在ISA总线中就必然要增加相应的控制信号)，电源和地线等。 此外，在36引脚中还设置了如下信号。 (1)SBHE——总线高字节允许(输入/输出)表示数据总线传送的是高位字节(SD8～SD15)，16位设备用SBHE信号控制数据总线缓冲器接到SD8～SD15。 (