中南大学《数字电路》课件-第4章触发器.pptVIP

* 2. 工作原理 D=1时，CP=0期间，G3、G4使触发器保持，G6为0，G5为1；CP由0变1，G3为0， 因为G3为0，加上1号反馈线的作用，导致即使D变为0，输出端仍维持1；因为G3为0，加上2号反馈线的作用，导致G4封锁，即封锁置0信号 * D=0时，CP=0期间，G3、G4使触发器保持，G6为1，G5为0。CP由0变1，G4为0， 因为G4为0，加上3号反馈线的作用，导致即使D变为1，G6保持1，阻塞置1信号，维持触发器的0状态 * 维持阻塞D触发器的特性表 时钟 输入 输出 1 1 0 0 3. 特性表 * 具有异步置位、复位端的维持阻塞D触发器 逻辑图和逻辑符号 * 例4.5.2已知维持阻塞D触发器的脉冲及输入信号的波形如图所示，试画出触发器输出端的波形。设触发器的初始状态为1。 解：维持阻塞D触发器为上升沿触发的边沿触发器，触发器输出端的状态取决于上升沿时刻的输入信号D，由D触发器的特性方程，CP上升沿时刻的D的状态即为下一个时钟周期输出端的状态。但要注意异步置位、复位端的作用 例4.5.2的波形图 * 4.5.3 利用CMOS传输门构成的 边沿触发器 1. 电路结构 利用CMOS传输门构成的边沿触发器 反相器G1、G2和传输门 TG1、TG2组成主触发器， 反相器G3、G4和传输门 TG3、TG4组成从触发器。 * 2. 工作原理 CP=0时TG1导通，TG2截止，D端的输入信号送入主触发器中，Qm随D端的状态发生变化。同时，由于TG3截止、TG4导通，从触发器保持原状态不变 当的上升沿到达即CP=1时，TG1截止，TG2导通，输入端D的信号被阻断，主触发器保持原状态不变。同时由于TG3导通、TG4截止，主触发器的状态送至从触发器输出端，使Q=Qm 自动化学院应用电子教学中心 * 第四章 触发器 数字电路与系统设计 中南大学《数字电路》 * 第四章 触发器 4.1 概述 4.2 基本RS触发器 4.3 同步触发器 4.4 主从触发器 4.5 边沿触发器 4.6 触发器的逻辑功能分类及相互转换 *4.7 触发器的动态特性 * 4.1 概述 1. 特点 （1）有两个能自行保持的状态（记忆功能） （2）根据输入信号可以置成0或1 （1） 按电路结构（基本，同步，主从，边沿） （2） 逻辑功能（RS, JK, D, T，T’） 2. 分类 * 4.2 基本RS触发器 4.2.1 基本RS触发器的电路结构与 工作原理 1. 电路结构 基本RS触发器的逻辑图及逻辑符号 * 2. 工作原理 两个与非门接成反馈，引出输入端用来置0、1。定义： 为“1”状态 为“0”状态 为置0输入端， 为置1输入端 * 4.2.2 触发器功能的描述方法 1. 特性表 基本RS触发器的特性表 输入 输出 功能 1 1 0 0 保持 1 1 1 1 0 1 0 1 置1 0 1 1 1 1 0 0 0 置0 1 0 1 0 0 0 0 1* 不允许 0 0 1 1* 根据工作原理得到特性表 因为如果输入 的 “0”信号同时撤销，导致输出端状态不确定，所以在正常工作时，应遵循RS=0的约束条件 * 2. 特性方程 由特性表可作出基本RS触发器的卡诺图并化简 由卡诺图，得其特性方程 基本RS触发器的卡诺图 3. 状态转换图 基本RS触发器的状态转换图 * 4. 时序图 基本RS触发器的时序图 t1到t2之间出现输入信号 不再互补。t2时刻 ，（率先撤销），触发器回到 ，但由于t4时刻 ，输出端 ， 正常状态。t3到t4之间出现输入信号 ，输出端 触发器出现不定状态。 （二者同时撤销）， * 4.3 同步触发器 4.3.1 同步RS触发器 1. 电路结构 同步RS触发器的逻辑图及逻辑符号 输入控制门+基本RS触发器，只有同步信号CP到达，S和R才起作用 * 2. 特性表 同步RS触发器的特性表 异步置位 异步复位 时钟 输入 输出 功能 0 0 1* 不允许 0 1 1 置1 1 0 0 置0 1 1 0 保持 1 1 1 0 0 保持 1 1 1 1 0 1 置1 1 1 1 0 1 0 置0 1 1 1 1 1 1* 不允许 * 例4.3.1 已知同步RS触发器的输入信号波形如图4.3.2所示，设触发器的初始状态为0，试画出输出端波形。 解：在CP=1期间 R、S的状态决定触 发器的输出，CP=0 期间R、S对输出无 影响，由此可得其 输出端波形。