电子测量与仪器第九章数据域测量逻辑分析仪.ppt

(4) 图解显示 BCD 数据序列的图解显示 0 5 10 程序执行的图解显示 2000H 20FFH 主程序 子程序 循环程序 图解显示 将屏幕X，Y方向分别作为时间轴和数据轴进行显示的一种方式。它将要显示的数据通过D/A转换器变为模拟量，按照存储器中取出数据的先后顺序将转换所得的模拟量显示在屏幕上，形成一个图像的点阵。 第三十一页，共五十六页。 ? 主要技术指标 ① 定时分析最大速率。 ② 状态分析最大速率。 ③ 通道数。 ④ 存储深度。 ⑤ 触发方式。 ⑥ 输入信号最小幅度。 ⑦ 输入门限变化范围。 ⑧ 毛刺捕捉能力。 五、 逻辑分析仪的技术指标及发展趋势 第三十二页，共五十六页。 ? 发展趋势 分析速率、通道数、存储深度等技术指标也在不断提高 功能不断加强。 与时域测试仪器示波器的结合 ，提高混合信号分析能力 向逻辑分析系统（Logic Analyze System）方向发展。 第三十三页，共五十六页。 六、 逻辑分析仪的应用 ? 硬件测试及故障诊断 激励信号 被测电路 逻辑分析仪 例：ROM/ASIC的指标测试(最高工作频率、寿命测试、高低温测试) 数据发生器 ROM 逻辑分析仪 频率计 地址 数据 外时钟 ROM 指标参数测试 第三十四页，共五十六页。 例：毛刺信号的测试 分频 电路 74LS138 A B C G /G2A /G2B 逻辑 分析仪 （a） 译码电路的测试 （b） 译码电路输出定时图 逻辑定时分析仪测试译码电路及其毛刺 /Y0 /Y1 /Y2 /Y3 /Y4 /Y5 /Y6 /Y7 实例：HB9402 第三十五页，共五十六页。 ? 软件测试与分析 03CF 042D 03F2 通路A 通路B 分支程序的跟踪测试 通路B 触发条件（03F2） 通路A 导引条件（042D） 逻辑分析仪也可用于软件的跟踪调试，发现软硬件故障，而且通过对软件各模块的监测与效率分析还有助与软件的改进。 例1：80C51指令执行信号时序测试 例2：分支程序跟踪测试 第三十六页，共五十六页。 9.3 可测性设计 主要内容: ? 一、概述 ? 二、扫描设计技术 ? 三、内建自测试技术（简） ? 四、边界扫描测试技术（简） 第三十七页，共五十六页。 ◆ 可测性设计出现的背景：VLSI ◆ 传统的系统设计方法的缺陷 ◆ 可测性设计---在系统的设计阶段就同时考虑测试的需求，以提高系统的可测试性 ◆ 可测性的量化----可测性测度 可控性（Controllability） — 对电路中各节点的逻辑值控制难易程度的度量 可观性(Observability) — 对故障信号进行观察或测量难易程度的度量 一、 概述 第三十八页，共五十六页。 ◆可测性设计考虑的主要问题 什么样的结构容易作故障诊断 什么样的系统，测试时所用的测试矢量既数量少，产生起来又较方便 测试点和激励点设置在什么地方，设置多少，才能使测试比较方便而开销又比较少 ◆结构可测性设计— 从可测性的观点对电路的结构提出一定的规则，依据可测性设计的一般规则和基本模式来进行电路的功能设计，使得设计的电路容易测试 第三十九页，共五十六页。 ◆ 扫描通路法 二、 扫描设计技术 ◆ 基本原理---将一个集成电路内所有状态存储器件串接起来，组成一个移位寄存器，使得从外部能容易地控制并直接观察这些状态存储器件中的内容 ◆ 同步时序电路的一般模型 N — 组合电路 Yi — 状态存贮器件 PO — 主输出 PI — 主输入 ◆ 对状态存储器件的控制和观测只能通过组合电路间接进行，使测试问题复杂 第四十页，共五十六页。 ◆ 一般扫描通路设计扫 描通路设计要保证各个时序元件可以同组合电路完全隔离开来，以便时序元件的状态可随意设置，同时保证时序元件的输入可观察. 隔离开关(添加) （添加） 第四十一页，共五十六页。 ◆ 电平灵敏扫描设计 ◆ 电平灵敏的概念—— 一个逻辑系统，如果其稳定状态对任何输入状态改变的响应与系统中电路的延迟无关，并且，如果有两个以上输入改变，输出响应与输入改变的先后顺序也无关，系统的稳定状态只取决于各输入变化的最终稳定电平，则称这样的逻辑系统为电平灵敏的 ◆ 电平灵敏设计的目的---保证电路中器件的延迟、上升和下降时间等参量对电路工作无影响 ◆ 电平灵敏设计的实现---时序逻辑中的基本存贮元件必须是电平灵敏的 ◆ 前者缺陷：切换开关引入延时，切换时存在竞争 第四十二页，共五十六页。 第九章 数据域测量—逻辑分析仪 9.1 数字系统测试的基本原理 9.2 逻辑分析仪 9.3 可测性设计 9.4