GENESIS2000软件培训（齐全版）.docxVIP

PAGE PAGE # PAGE PAGE # 1;登陆 2；建立JOBo 3； INPUT文件。（包括wheel文件的指定） 4；定义层的属性，排序，定义零点，对齐层等。 5;分析S开原稿资料跟要编辑的资料的step）。制作钻孔层等. 6；编辑（DFM ）o 7；分析。（同第五） 8；对比； 9；排版。 10；输出。 1;登陆A； 1;登陆 A；如图 G 丁开桌面的CSH后输入GET.即可启动GENESE2000） 2；建立JOB 输入你的用户名 您的登陆密码 A；建立新的工作料号。 加选择数据库.如图所示: n Jahajab 一 RmIiAiim . pwluta wMrifi Kx|MiH J?li hlifMirt Jtih.. ArvM-iw口?m Jubru? n Jaha jab 一 RmIiAiim . pwluta w Mrifi Kx|MiH J?li hlifMirt Jtih.. ArvM-iw 口?m Jub ru? mi? g.*g吧竺眺5頌I Script 5 k 1 外 VrrviBfi 5 AZ ilk* 1.4114U 1— *』1 51V H 叩0* ( id ■Tax IS Al 1 78 sH\ u 19bi333a 71B?Qlldi ,4/Umta 9Uh3M9a * 一 1 ■ , H ■ ■ N 旦 切 制 ■1 4O?4 纽 , J ? ?9C0Mdi nI 均 my44lg ，—IM “in，， 旦 :?， 3;INPUT 文件 打开新建JOB的INPUT栏，在PATH的位置输入所要输入文件的路径.注意问题点： a： INPUT成功时状态拦为绿色.失败的时候为红色.有错或有问题时岀现淡黄色， b；在input栏中可任意更改其INPUT参数，使其达到INPUT图形的正确性, c； tiput 步骤一输入路经一确认 Job —建Step — Identify- tenslate 注：Step的命名规则，Step中原稿为Orig,编辑为Edit第一次排版 为PNL1,第二次排版为PNL2 PAGE PAGE # PAGE PAGE # Copy 4 * I iJrvi it I T y J Rs Lr*nt； T r.i u i ?.? t o 在文件格式选择式可以更改公英制，格式，前省零还是后省零* HEEL等 d；关f* wheel 件的编辑，（wheel的产生是由J* geiber格式的标准而产生的,geiber分为 rs274x is274d+d-rode rs274x有标准：而rs274d没有标准＜ 所以才有wheel的产生＜ PAGE PAGE # PAGE PAGE # w heel可理解为一个读d-uode的规则。）wheel的编辑如图：（此步尤为重要.如发现有关 diode的任何问题请询问相关人员或咨询客户保证此步的正确性） ■ ?t ■ II.■ m ■ ?t ■ I I. ■ m I a i I TW i 4;给层命名，定义层的属性，排序，定义零点，对齐层等。 a;定义层的属性。所有跟PCB相关的资料把其属性设置为BOARD,注意这里的钻孔层的命 名为drillout.其他层可按照其图形的性质而设置其层面的属性。然后按照pcb从上到卜的 序排列其顺序排序的时候注意层的属性及排列的顺序）如卜所示 2,小林的正负性 线和盘为有铜的实体菲林为正片，反之实体为无铜区时韮林为负 片. 3,内层 内层无需电镀，直接蚀刻，菲林出负片，干膜覆盖区为线路，露铜区 经蚀刻为基才任铜区），留下经退膜是线路.内层分两中： L无线路的大铜面，在GENESK 里层定义为 POW ER~GROUND,NEGATIVE （负的）,如下图，实体为无铜，黑色 的为铜面，梅花状的为花盘微热盘），开口大于7M ILL.实心的为隔 离盘，唧把孔与铜面隔开，不要与铜面导电），隔离盘单边比孔大十 二M ILL,最小10M ILL .注意下图BGA位的散热盘,不要被周边的 隔离盘堵塞了，最少要冇6M ILL冋隙.以免短路.周边封边止成型 线以内20M ILL 2,有线路的，在GENESIS里定义为SIGNAL,POSITIVE （正的），内 层线宽加大IM ILL来补偿蚀刻的侧蚀,RING单边做6M ILL,周边 5 PAGE PAGE # PAGE PAGE # 削铜距成型线20M ILL,NPTH周边铜皮掏空距孔单边12M ILL,最 小10M ILL,独立盘删除.线隙于M I要求一至. 外层：在GENESIS里都定义成SIGNAL. POSITIVE （正性）. Ml Step 二 phi r Layer = 1