数字逻辑基础.pptxVIP

数字逻辑基础会计学第1页/共21页例： 设计一个8位移位寄存器，具有上述全部功能。 步骤1 规划电路框架 若按整体设计电路，则规模大，难以进行： 输入变量共11个； 寄存器8个（状态代为码8位，激励函数的变量将达到19个）。现按位设计，最后级连成完整的电路。 第m位(m=7～0)的电路框架：Fm：触发器及相关电路；clk：移位脉冲；P ： 移位方向控制端，即dir。d ： 待移位数据的第m位，W： 待移位数据的加载脉冲，即load。Q ：第m位数据的输出端。 当右移时，Fm中的数据从AO端送出，Ai端的数据进入触发器，此时BO、Bi端不用； 当左移时，Fm中的数据从BO端送出，Bi端的数据进入触发器，此时AO、Ai端不用。 第2页/共21页图示为用8个Fm模块级连成一个8位移位寄存器。Switch是二路数据选择器： 当P=1时，R点接通，y取自Q0，x从F7的Ai端进入，构成右移链路； 当P=0时，L点接通，y取自Q7，x从F0的Bi端进入，构成左移链路。 以上分析表明，本例的重点是设计Fm模块。 数据加载控制部分接数据移位控制第3页/共21页步骤2 建立状态表和状态图对Fm模块 （见右图），规划如下： 触发器： 存储1位，选用1个D触发器， 时钟为公共的clk。 数据输出：直接从触发器的Q端输出。 数据加载：利用触发器的RD和SD 端， 并配以适当的控制逻