中小规模时序逻辑设计.docxVIP

  • 14
  • 0
  • 约2.3千字
  • 约 6页
  • 2022-12-26 发布于江苏
  • 举报
PAGE PAGE 2 电 子 科 技 大 学 实 验 报 告 学生姓名:ZYZ 学 号:2014060103026 指导教师:DJ 一、实验项目名称:中小规模时序逻辑设计二、实验目的: 掌握 74x161 计数器的逻辑功能。 掌握 74x161 计数器的级联使用方法。 采用 74x161 计数器和小规模逻辑门设计 60 进制计数器。 三、实验内容: 1.时钟输入采用实验箱的 1Hz 信号(在电源开关下面),分别测试两片 74x161的逻辑功能。由于数码管不能显示 A-F,所以用 LED 灯显示计数器的输出状态。2.将两片 74x161 进行级联,实现模 256 计数器,用 LED 灯显

文档评论(0)

1亿VIP精品文档

相关文档