实验十一交通灯实验.PDFVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
实验十一 交通灯实验 一、实验目的 熟悉 VHDL 语言编程,了解实际设计中的优化方案。 二、硬件要求 1 、主芯片EP1K10TC100—3 ; 2 、实验箱上交通灯模块。 三、实验内容与实验原理 本实验要求设计一个模拟的十字路口的交通红绿灯,间隔的时间是 15 秒。当时间只有 5 秒时,绿灯开始闪烁;当时间只有 2 秒时黄灯开始闪烁。当只有 0 秒时红绿灯交换方向显 示,时间从 15 秒开始倒计时。 要完成本实验,首先必须了解交通路灯的燃灭规律。本实验需要用到实验箱上交通灯模 块中的发光二极管,即红、黄、绿各三个。依人们的交通常规,“红灯停,绿灯行,黄灯提 醒”。其交通灯的燃灭规律为:初始态是两个路口的红灯全亮,之后,东西路口的绿灯亮, 南北路口的红灯亮,东西方向通车,延时一段时间后,东西路口绿灯灭,黄灯开始闪烁。闪 烁若干次后,东西路口红灯亮,而同时南北路口的绿灯亮,南北方向开始通车,延时一段时 间后,南北路口的绿灯灭,黄灯开始闪烁。闪烁若干次后,再切换到东西路口方向,重复上 述过程。 在实验中使用数码管显示时间。时间控制由 TBJSA 和DK 两个模块联合控制。其中 TBJSA 为计数器,将脉冲信号从 0 到15 循环计数。DK 控制在不同时间段的发光二极管的输出提示。 四、连线指导 CPD:接 1Hz左右的时钟信号。 CPS:接 10KHz 左右的时钟信号。 LR1、LR2 接交通灯模块的 R 的左右两个管脚。 LG1、LG2 接交通灯模块的 G 的左右两个管脚。 LY1、LY2 接交通灯模块的 Y 的左右两个管脚。 D0-D6:接数码管模块的 A,B,C,D,E,F,G。 SEL0-SLE2:接数码管模块的SEL0-SEL2。 五、实验部分 VHDL 语言程序如下 LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY t1 IS PORT( cpd,cps : IN STD_LOGIC; lr,lg,ly : OUT STD_LOGIC_VECTOR (2 downto 1); d : OUT STD_LOGIC_VECTOR(6 downto 0); sel : OUT STD_LOGIC_VECTOR(2 downto 0)); END t1; ARCHITECTURE a OF t1 IS COMPONENT tbjsa PORT( cp : IN STD_LOGIC; q : OUT STD_LOGIC_VECTOR(4 downto 0)); END COMPONENT; COMPONENT tbjsb PORT( cp : IN STD_LOGIC; q : OUT STD_LOGIC_VECTOR(2 downto 0)); END COMPONENT; COMPONENT dk PORT( cp : IN STD_LOGIC; sj : IN STD_LOGIC_VECTOR(4 downto 1); lr,lg,ly : OUT STD_LOGIC_VECTOR(4 downto 1)); END COMPONENT; COMPONENT sx PORT( sj : IN STD_LOGIC_VECTOR(3 downto 0); kz : IN STD_LOGIC; d : OUT STD_LOGIC_VECTOR(6 downto 0)); END COMPONENT; SIGNAL nsj : STD_LOGIC_VECTOR(4 downto 0); SIGNAL nwk : STD_LOGIC_VECTOR(2 downto 0); BEGIN l_a: tbjsa PORT MAP (cpd,nsj); l_b: tbjsb PORT MAP (cps,nwk); l_c: dk P

文档评论(0)

Lancyalice + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档