第6章 VHDL结构与要素.pptxVIP

  • 6
  • 0
  • 约8.89千字
  • 约 33页
  • 2023-02-23 发布于广东
  • 举报
EDA技术与VHDL设计(第3版)第6章 VHDL结构与要素6.1 标 识 符6.2 数 据 对 象6.3 VHDL数据类型6.4 数据类型的转换与位宽转换6.5 VHDL运算符6.1 标 识 符标识符用来命名和区分端口、常数、变量、信号、子程序或参数,它表现为用26个大写和小写的英文字符、0~9(10个数字)和下画线(_)组成的字符串。标识符的命名必须遵循以下规则:(1)必须以英文字母开头。(2)不允许连续出现两个下画线。(3)最后一个字符不能是下画线。(4)标识符中英文字母不区分大小写。(5)VHDL中的保留字不能作为短标识符来使用。6.2 数 据 对 象VHDL程序中凡是可以赋值的客体都称为数据对象(Data Object),VHDL有如下几种数据对象: 常量(CONSTANT); 变量(VARIABLE); 信号(SIGNAL)。还有别名(ALIAS)也可以看作是数据对象的一种,在VHDL设计中也经常被采用。常 量常量或称为常数,定义后其值不再改变,可在实体、结构体、程序包、子程序和进程中定义,具有全局性。例如: 常量在使用前必须进行定义,常量定义的格式如下:CONSTANT 常量名 : 数据类型 := 数值;例如:CONSTANT bit: INTEGER := 16;CONSTANT words: INTEGER := 2**bit; CONST

文档评论(0)

1亿VIP精品文档

相关文档