第12章 VHDL设计实例.pptxVIP

EDA技术与VHDL设计 （第3版）;第12章 VHDL设计实例;;PS/2键盘0～9十个数字键和26个英文字母键的通码、断码;PS/2键盘连接至目标板;12.2 超声波测距 ;HC-SR04超声波测距模块工作时序图;超声波测距的实际显示效果;12.3 m序列与Gold码产生器;【例12.5】 n为5、反馈系数为Ci=(45)8的m序列发生器。 -- the generation poly is 1+x**3+x**5 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY m_seq IS PORT(clr : IN STD_LOGIC; clk : IN STD_LOGIC; --时钟信号 m_out: OUT STD_LOGIC); --m序列输出信号 END; ARCHITECTURE rtl OF m_seq IS SIGNAL shift_reg : STD_LOGIC_VECTOR(0 TO 4); BEGIN PROCESS(clr,clk) BEGIN IF(clr=0) THEN shift_reg =00001; ELSE IF(clkEVENT AND clk=1) THEN shift_reg(0) = shift_reg(