微机原理存储器系统.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * 全译码 ——所有系统高位地址线参与对芯片的寻址 部分译码——部分系统高位地址线参与对芯片的寻址 线选译码——用 1 根系统的高位地址线选中芯片 片选端常有效——无系统的高位地址线参与对芯片的寻址 对芯片的寻址方法归类： 第六十二页，共六十九页，2022年，8月28日 4. 存储芯片的读写控制 芯片-OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片-WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片 第六十三页，共六十九页，2022年，8月28日 5.4.2 存储芯片与CPU的配合 存储芯片与CPU总线的连接，还有两个很重要的问题： CPU的总线负载能力 CPU能否带动总线上包括存储器在内的连接器件 存储芯片与CPU总线的时序配合 CPU能否与存储器的存取速度相配合 第六十四页，共六十九页，2022年，8月28日 1. 总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器和三态单向驱动器等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器来加以驱动 第六十五页，共六十九页，2022年，8月28日 2. 时序配合 分析存储器的存取速度是否满足CPU总线时序的要求 如果不能满足： 考虑更换芯片 在总线周期中申请插入等待周期TW 第六十六页，共六十九页，2022年，8月28日 5.5 存储器技术的发展 P147 第六十七页，共六十九页，2022年，8月28日 第5章教学要求 了解各类半导体存储器的应用特点； 熟悉半导体存储器芯片的结构； 掌握SRAM 2114、DRAM 4116、EPROM 2764、EEPROM 2817A的引脚功能； 理解SRAM读写原理、DRAM读写和刷新原理、EPROM和EEPROM工作方式 掌握存储芯片与CPU连接的方法，特别是片选端的处理； 了解存储芯片与CPU连接的总线驱动和时序配合问题。 第六十八页，共六十九页，2022年，8月28日 第5章教学要求（续） 习题5（P147）—— 5.2 5.4 5.8 5.10 5.11 5.13 第六十九页，共六十九页，2022年，8月28日 * * * * * * * * * * * * * * * * * * * * * * * * 5.3 只读存储器——EPROM、EEPROM EPROM 2716 EPROM 2764 第三十页，共六十九页，2022年，8月28日 5.3.1 EPROM EPROM 芯片顶部开有一个圆形的石英窗口，用于紫外线透过、以擦除芯片中保存的信息 使用专门的编程器（烧写器） 对EPROM芯片进行编程 编程后，应贴上不透光的封条 出厂时，每个基本存储单元存储的都是信息“1”，编程实际上就是将“0”写入某些基本存储单元 第三十一页，共六十九页，2022年，8月28日 EPROM芯片2716 存储容量为 2K×8 24个引脚： 11 根地址线 A10～A0 8 根数据线 DO7～DO0 片选/编程 -CE/PGM 读写 -OE 编程电压 VPP VDD A8 A9 VPP -OE A10 -CE/PGM DO7 DO6 DO5 DO4 DO3 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 A7 A6 A5 A4 A3 A2 A1 A0 DO0 DO1 DO2 Vss 第三十二页，共六十九页，2022年，8月28日 EPROM 2716的功能 工作方式 -CE/PGM -OE VCC VPP DO7～DO0 待用 1 × ＋5V ＋5V 高阻 读出 0 0 ＋5V ＋5V 输出 读出禁止 0 1 ＋5V ＋5V 高阻 编程写入 正脉冲 1 ＋5V ＋25V 输入 编程校验 0 0 ＋5V ＋25V 输出 编程禁止 0 1 ＋5V ＋25V 高阻 第三十三页，共六十九页，2022年，8月28日 EPROM芯片2764 存储容量为 8K×8 28个引脚： 13 根地址线 A12～A0 8 根数据线 D7～D0 片选 -CE 编程 -PGM 读写 -OE 编程电压 VPP Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Vcc -PGM NC A8 A9 A11 -OE A10 -CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 第三十四页，共六十九页，2022年，