定点运算器及浮点数运算.pptxVIP

定点运算器及浮点数运算;S0;;综上所述,ALU的一位逻辑表达式为:; 4位之间采纳先行进位(并行进位)公式。 依照 Cn＋i＋1＝Yi＋XiCn＋i ,每一位的进位公式可递推如下: ? 第0位向第1位的进位公式为: Cn＋1＝Y0＋X0Cn (其中Cn是向第0位(末位)的进位) ? 第1位向第2位的进位公式为: Cn＋2＝Y1＋X1Cn＋1＝Y1＋Y0X1＋X0X1Cn　 ? 第2位向第3位的进位公式为: Cn＋3＝Y2＋X2Cn＋2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2Cn ? 第3位的进位输出(即整个4位运算进位输出)公式为: Cn＋4 =Y3+X3Cn＋3 =Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn;Cn＋1＝Y0＋X0Cn Cn＋2＝Y1＋X1Cn＋1＝Y1＋Y0X1＋X0X1Cn　 Cn＋3＝Y2＋X2Cn＋2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2Cn Cn＋4 =Y3+X3Cn＋3 =Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn Cn+4是最后进位输出。 逻辑表达式表明, 这是一个先行进位逻辑。换句话说, 第0位 的进位输入Cn能够直接传送到最高位上去,因而能够实现高速 运算。 下图为用上述原始推导公式实现的4位算术/逻辑运算单元(ALU) ——74181ALU; 正逻辑表示的74181; 第3位的进位输出(即整个4位运算进位输出)公式为: Cn＋4 =Y3+X3Cn＋3 =Y3+Y2X3+Y1X2X3+Y0X1X2X3+X0X1X2X3Cn 设 G＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3 P＝X0X1X2X3 则 Cn＋4＝G＋PCn 其中G称为进位发生输出,P称为进位传送输出。 在电路中多加这两个进位输出的目的,是为了便于实现多片 (组)ALU之间的先行进位。;负逻辑表示的74181; ;下图为工作于负逻辑和正逻辑操作方式的74181ALU方框图。 两种操作是等效的。;;(1) H＝高电平,L＝低电平; (2) *表示每一位均移到下一个更高位,即A*＝2A。 (3) 算术运算操作是用补码表示法来表示的,其中: “加”是指算术加,运算时要考虑进位; 符号“＋”是指“逻辑加”。 (4) 减法是用补码方法进行的,其中数的反码是内部产生的, 而结果输出“A减B减1”,因此做减法时需在最末位产生一个强迫进位(加1), 以便产生“A减B”的结果。 (5) “A＝B”输出端可指示两个数是否相等;;3、并行加法器的进位逻辑;组间串行进位 ;(2)组间并行进位——两级先行进位的ALU ;;4、先行进位部件(CLA)——74182;Cn+ｘ= G0+P0Cn Cn+ｙ= G1+P1Cn+ｘ= G1+G0P1+P0P1Cn Cn+ｚ= G2+P2Cn+ｙ= G2+G1P2+G0P1P2+P0P1P2Cn Cn＋4 = G3+P3Cn+ｚ= G3+G2P3+G1P1P2+G0P1P2P3+P0P1P2P3Cn = G*＋P*Cn 其中: P*＝P0P1P2P3 G*＝G3＋G2P3＋G1P1P2＋G0P1P2P3; 74181ALU设置了P和G两个本组先行进位输出端。 假如将四片74181的P,G输出端送入到74182先行进位部件(CLA),又可实现第二级的先行进位,即组与组之间的先行进位。;? C3、C7、C11是由74182同时形成的; ? 其不同点是74182还提供大组间的进位函数G* 和大 组传递条件P*,以便在位数更长时组成下一级先行进 位链。; 用若干个74181ALU位片, 与配套的74182先行进位部件CLA在一起, 可构成一个全字长的ALU。;十进制加法器;故: 1、 和为10～15时,加6校正; 2、 和数有进位时,加6校正。;1、一位BCD码行波式进位加法器一般结构:;2、n位BCD码行波式进位加法器一般结构:;浮点运算方法和浮点运算器; 尾数:用定点小数表示,给出有效数字的位数, 决定了浮点数的表示精度; 阶码:用整数形式表示,指明小数点在数据中的位 置,决定了浮点数的表示范围。;;设有两个浮点数ｘ和ｙ, 它们分别为:;完成浮点加减运算的操作过程大体分为四步:; 使二数阶码相同(即小数点位置对齐),这个过程叫作对阶。 ? 先求两数阶码 Ex 和 Ey之差,即△E = Ex－Ey 若△E = 0,表示 Ex