计算机组成原理32随机读写存储器.pptxVIP

3.2 随机读写存储器3.2.1 SRAM存储器3.2.2 DRAM存储器3.2.3 主存储器组成实例3.2.4 高性能的主存储器第一页，共三十一页。3.2.1 SRAM存储器1.基本存储元2.SRAM存储器的组成3.SRAM存储器芯片实例4.存储器与CPU连接5.存储器的读、写周期第二页，共三十一页。1.基本存储元1.基本存储元 基本存储元是组成存储器的基础和核心,它用来存储一位二进制信息0或1。六管SRAM存储元的电路图及读写操作图第三页，共三十一页。2.SRAM存储器的组成 SRAM存储器的组成框图存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。　地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式,单译码方式和双译码方式。一个采用双译码结构的4096×1的存储单元矩阵的译码过程驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。第四页，共三十一页。2.SRAM存储器的组成I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大信息。片选: 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。第五页，共三十一页。3.SRAM存储器芯片实例2114存储器芯片的逻辑结构方框图由于读操作与写操作是分时进行的，读时不写，写时不读，因此，输入三态门与输出三态门是互锁的，数据总线上的信息不致于造成混乱。第六页，共三十一页。4.存储器与CPU连接CPU对存储器进行读/写操作，首先由地址总线给出地址信号，然后要发出读操 作或写操作的控制信号，最后在数据总线上进行信息交流，要完成地址线的连接、数据线的连接和控制线的连接。存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。位扩展法:只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求字扩展法:仅在字向扩充，而位数不变.需由片选信号来区分各片地址字位同时扩展法: 第七页，共三十一页。4.存储器与CPU连接位扩展法：使用8K×1的RAM存储器芯片,组成8K×8位的存储器字扩展法:用16K×8位的芯片采用字扩展法组成64K×8位的存储器字位同时扩展法:一个存储器的容量假定为M×N位，若使用l×k 位的芯片(l＜M,k＜N)，需要在字向和位向同时进行扩展。此时共需要(M/l)×(N/k)个存储器芯 片。第八页，共三十一页。5.存储器的读、写周期在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。读周期: 读周期与读出时间是两个不同的概念。读出时间是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。写周期: 要实现写操作，要求片选CS和写命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为tw。第九页，共三十一页。5.存储器的读、写周期图3.8 2114的读周期 第十页，共三十一页。5.存储器的读、写周期【例1】 下图是SRAM的写入时序图。其中R/W是读/写命令控制线，当R/W线为低电平时,存储器按给定地址把数据线上的数据写入存储器。请指出下图写入时序中的错误，并画出正确的写入时序图。第十一页，共三十一页。5.存储器的读、写周期【解】写入存储器的时序信号必须同步。通常，当R/W线加负脉冲时，地址线和数据线的电平必须是稳定的。当R/W线达到低电平时，数据立即被存储。第十二页，共三十一页。3.2.2 DRAM存储器1.四管动态存储元2.单管动态存储元3.DRAM存储芯片实例4.DRAM的刷新5.存储器控制电路第十三页，共三十一页。1．四管动态存储元四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。和六管静态存储元电路有什么区别：写操作:I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定时间内(如2ms)可保留所写入的信息。读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线使T5，T6管导通时，存储的信息通过A，B端向位线输出。第十四页，共三十一页。1．四管动态存储元刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足栅极的信息电荷。2.单管动态存储元单管动态存储元电路由一个管子T1和一个电容C构成。写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中