第2章FPGA-CPLD结构原理XXXX第1讲.pptxVIP

CPLD/FPGA实用教程;可编程逻辑器件〔PLD〕： Programmable Logic Device ;2.1 概 述 ;2.1 概 述 ;2.1 概 述 ;2.1 概 述 ; 乘积项结构器件〔CPLD〕 查找表结构器件〔FPGA〕;2.2 简单可编程逻辑器件原理 ;2.2简单可编程逻辑器件原理 ;2.2简单可编程逻辑器件原理 ;2.2 简单可编程逻辑器件原理 ;2.2简单可编程逻辑器件原理 ;2.2简单可编程逻辑器件原理 ; PLA不需要包含输入变量每个可能的最小项，仅仅需包含的是在逻辑功能中实际要求的那些最小项。从而缓解规模的增加。 虽然PLA利用率较高，但其软件算法比较复杂，多输入变量和多输出的逻辑函数，处理上更困难。;2.2简单可编程逻辑器件原理 ;PAL16V8的局部结构图 ;2.2.5 GAL ; GAL结构;〔1〕存放器模式： 存放器输出结构〔异或门输出经D触发器至三态门，触发器的时钟端CLK连公共CLK引脚，三态门的使能端OE连公共OE引脚〕 存放器模式组合输出双向口结构〔输出三态门受控，输出反响至本单元，组合输出无触发器〕;〔2〕复合模式 组合输出双向口结构 组合输出结构;〔3〕简单模式 反响输入结构 输出反响结构 输出结构;简单PLD器件在实用中已经被淘汰，主要因为： 阵列规模较小，资源不够用于数字系统。 片内存放器资源缺乏，且存放器的结构限制较多，难以构成丰富的时序电路。I/O不够灵活，限制了片内资源的利用率。 编程不便，需用专用的编程工具。;2.3 CPLD的结构与工作原理 ;2.3 CPLD的结构与工作原理 ;1 、逻辑阵列块(LAB) ;单个宏单元的结构包括：可编程的与阵列和固定的或阵列〔乘积项选择矩阵〕，可编程存放器。含共享扩展乘积项和高速并行扩展乘积项。;MAX3000A系列中的宏单元 ;共享扩展乘积项结构 ;并联扩展项馈送方式 ;3、可编程连线阵列(PIA) ;4、I/O控制块 ;5 、系统控制信号 ;2.3 CPLD的结构与工作原理 ;XC95108的结构：;功能模块：;宏单元：;2.3 CPLD的结构与工作原理 ;2.4 FPGA的结构与工作原理 ;FPGA查找表单元内部结构 ;;;逻辑单元的内部结构;CPLD与FPGA的区别;FPGA与CPLD的区别;FPGA与CPLD的区别;FPGA与CPLD的区别;CPLD 与FPGA的选择;行为仿真、功能仿真和时序仿真;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;QuartusII是Altera提供的FPGA/CPLD开发集成环境;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.5 CPLD/FPGA工程设计流程;2.6 FPGA/CPLD产品概述 ;2.6 FPGA/CPLD产品概述 ;2.6 FPGA/CPLD产品概述 ;2.6 FPGA/CPLD产品概述 ;2.7 编程与配置 ;　　可编程逻辑器件在利用开发工具设计好应用电路后，要将该应用电路写入PLD芯片。将应用电路写入PLD芯片的过程称为编程，而对FPGA器件来讲，由于其内容在断电后即丧失，因此称为配置(但把应用电路写入FPGA的专用配置ROM仍称为配置)。由于编程或配置一般是把数据由计算机写入PLD芯片，因此，也叫下载。要把数据由计算机写入PLD芯片，首先要把计算机的通信接口和PLD的编程或配置引脚连接起来。一般是通过下载线和下载接口来实现的，也有专用的编程器。 　　CPLD的编程主要要考虑编程下载接口及其连接，而FPGA 的配置除了考虑编程下载接口及其连接外，还要考虑配置器件问题。 ;接口各引脚信号名称 ;2.7 编程与配置 ;2.7 编程与配置 ;2.7.2 使用PC并行口配置FPGA ;2.7.3 FPGA专用配置器件 ;2.7.4 使用单片机配置FPGA ;2.7 编程与配置 ;用户板上的编 程下载接口，;减少对器件的触摸和损伤 不计较器件的封装形式;;下载电缆连接器;下载电缆接口电路;Download Modes;CPLD的ISP编程;JTAG CPLD编程连线图;JTAG多PLD编程连接;FPGA的配置;FPGA的配置方式;JTAG FLEX 10K系列器件配置连线图;PS模式FPGA配置连线图;PS模式多FPGA配置连线图; 前述方式是通过PC对FPGA重配置，但在实际应用中是不可取的，通常用于开发调试。;;用单片机配置FPGA电路;The End!