Virtuoso软件的使用技巧.pptVIP

设定仿真参数:Analyses →Choose 目前三十一页\总数六十三页\编于十七点 目前三十二页\总数六十三页\编于十七点 目前三十三页\总数六十三页\编于十七点 节点电流：Outputs →To Be Saved Select On Schematic 目前三十四页\总数六十三页\编于十七点 保存仿真参数：Session → Save state 目前三十五页\总数六十三页\编于十七点 netlist and run 与run 目前三十六页\总数六十三页\编于十七点 simulation → Output log 目前三十七页\总数六十三页\编于十七点 瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态…… 目前三十八页\总数六十三页\编于十七点 仿真结果的测量 目前三十九页\总数六十三页\编于十七点 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 主要内容 目前四十页\总数六十三页\编于十七点 必须确保绘制版图需要的工艺文件与版图所在的库是在同一个目录下的 目前四十一页\总数六十三页\编于十七点 Options→Display →Minor spacing 目前四十二页\总数六十三页\编于十七点 LSW AV (all visible) ；NV (non visible) ； AS (all selectable) ；NS (non selectable) 。 目前四十三页\总数六十三页\编于十七点 常用的快捷键 r：绘制长方形 c：copy F4：part/full s：stretch o：添加contact或via i：调用模块 q：修改属性 k：尺 shift+k：取消所有尺 l：加label x/shift+x：进入底层模块 shift+b：返回顶层模块 shift+z ：缩小一半 ctrl+z：增大两倍 p：path shift+c：chop F3：改变操作属性 shift+f：显示具体层 ctrl+f：显示模块 u：undo 目前四十四页\总数六十三页\编于十七点 1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真 主要内容 目前四十五页\总数六十三页\编于十七点 版图的设计错误可以分成两类： 违反几何设计规则的错误——检查工具DRC(Design Rules Check)。 版图与原理图一致性的错误——检查工具LVS(Layout versus Schematic)。 目前四十六页\总数六十三页\编于十七点 Calibre →Run DRC 目前四十七页\总数六十三页\编于十七点 Rules →Run DRC 目前四十八页\总数六十三页\编于十七点 查找错误 目前四十九页\总数六十三页\编于十七点 LVS(Layout vs. Schematic) Input the netlist 目前五十页\总数六十三页\编于十七点 由版图生成.gds文件there is no errors and warning messages 目前五十一页\总数六十三页\编于十七点 LVS-1 目前五十二页\总数六十三页\编于十七点 LVS-1 目前五十三页\总数六十三页\编于十七点 Run LVS 目前五十四页\总数六十三页\编于十七点 LVS-2 111 # add full/relative path to replace xxx 112 setenv SOURCE_PATH /home/zhaozhe/lvs_as/op_schematic 113 #setenv SOURCE_PATH mpw_08 114 #setenv SOURCE_PATH good 115 116 # add schematic topcell name to replace xxx 117 setenv SOURCE_PRIMARY opamp 118 119 #setenv SOURCE_PRIMARY top_ma 120 #setenv SOURCE_PRIMARY HDPWM_top_with_buffer 121 #setenv SOURCE_PRIMARY dual_vco_top 122 #setenv SOURCE_PRIMARY dual_vco_vc_gen 123 124 # add full/relative path to replace xx