功率半导体器件 课件 第29讲-功率MOSFET之阻断电压.pptx

关艳霞于2023年2月 功率半导体器件（第29讲） 功率MOSFET之阻断电压 第29讲 功率MOSFET之阻断电压 1、功率MOSFET 的阻断机理（以VDMOSFT为例） 功率MOSFET中存在两个PN结，J1结和被短路了的J2结。除此之外还包含栅极处的MOS结构。 当栅源短接，漏极加正偏压时，J1结反偏，栅极处的MOS结构呈耗尽状态。由于元胞间距较小，所以在较小的阻断电压下，J1结的耗尽层就重叠，所以漏极电压由J1结承担。如果不考虑曲面和终端的的影响，VDMOSFET的阻断电压的大小可看成是平行平面J1结的阻断电压。 影响功率MOSFET阻断电压的因素包括： 1）N漂移区参数；2）P基区浓度梯度；3）寄生双极晶体管；4）元胞间距；5）元胞布局；6） 终端。 2、漂移区参数对阻断电压的影响 对于实际VDMOSFET来说，器件内部所能承担的阻断电压可近似为平行平面J1结所能承担的电压BVPP。终端的阻断电压，由于曲面因素的影响，只能达到内部平行平面结BVPP的80%。 满足该阻断电压的N漂移区掺杂浓度和厚度为 需要注意的是，计算厚度时用的是BV，而不是BVpp。 3、P基区掺杂浓度梯度的影响 当阻断电压低于50V时，N漂移区的掺杂浓度与P基区的掺杂浓度相当。 通过降低P基区J1结前沿的浓度梯度，可增加J1结耗尽层在这一侧的展宽，提高P基区对耐压的贡献。这意味着可以用更大的N漂移区掺杂浓度和更小的厚度实现同样的击穿电压，可减小导通电阻。 4、寄生双极晶体管的影响 功率MOSFET寄生着NPN晶体管，但由于J2结被短路了，双极晶体管不起作用，需要注意的是基区穿通。 5、元胞间距的影响 实际功率MOSFET内部的PN结并不是平行平面。对于条形元胞，每个元胞的侧面为柱面，将降低击穿电压。栅极相当于场板，可使曲面的电场集中有所改善，但击穿电压仍然是元胞间距（栅极宽度）的函数。小的间距能够改善曲面造成的电场集中，提高击穿电压。 6、元胞表面布局的影响 前面提到VDMOSFET的击穿电压由终端设计决定，采用浮空场限环与场板结合的平面终端结构，击穿电压会达到理想平行平面结的80%。如果采用结终端扩展，可能会提高终端击穿电压，使之更接近理想平行平面结。这时，击穿位置转向元胞内部。元胞内任何位置的电场集中都会造成击穿电压降低，因此击穿电压与元胞的布局有关。 7、栅形状对击穿电压的影响 讨论VDMOSFET、V-MOSFET、U-MOSFET三种栅极结构对击穿电压的影响 8、终端技术 VDMOSFET各个元胞在表面处于基本相同的电位，元胞之间不存在击穿现象，但在边界元胞与衬底N-外延层之间存在着高压。又由于平面型PN结在表面的曲率半径小，使终端的最大电场要大于体内的最大电场，因此在边界元胞的表面存在着强电场。结终端处理的目的就是降低平面结终止区局部强电场，以提高提高表面击穿电压耐量。适用于VDMOSFET的典型终端技术处理技术有场板、场限制环、截至环等。 8、终端技术 场板：在器件终端的金属层不仅覆盖在需要引出的电极处，还覆盖在主结在处的SiO2层上 ，是控制靠近表面的耗尽层边缘的另一种方法。 场板的作用：主要用来解决氧化层中正电荷对耗尽层宽度的影响 场限环就是与主结具有相同的扩散深度及杂质分布，在工艺上与主结同时完成的扩散层。 场限环的作用：反偏压上升使主结耗尽区与场限环穿通，继续上升的外加电压则由场限环来承担，因此阻止了主结边缘电场过高而出现的击穿，使器件的击穿电压接近平行平面结的击穿电压。 在设计场限环时，关键是选择主结与环结的距离，距离太大，环结就失去了分压的作用；距离太小，又不能有效降低电场集中的影响。可利用半导体模拟软件，如silvaco对其进行场限环的电场分布进行模拟仿真，对环结与主结的距离及环结之间的距离进行优化。 功率MOSFET采用环场板混合终端结构。这种结构结合了场限环和场板的各自优点，可使得击穿电压对环间距、氧化层厚度及氧化层电荷得敏感程度大大降低，而且可与器件制作得常规工艺相兼容，大大简化了工艺得复杂性。