数字逻辑与设计——运动码表实验报告.docxVIP

华 中 科 技 大 学 课 程 实 验 报 告 华 中 科 技 大 学 课 程 实 验 报 告 PAGE 1 实验报告及电路设计评分细则 评 分 项 目 满分 得分 备注 文档格式（段落、行间距、缩进、图表、编号等） 15 实验报告总分 设计方案与实验过程 60 遇到的问题及处理 10 设计方案存在的不足 5 心得（含思政） 5 意见和建议 5 电路（头歌） 100 教师签名 日 期 备注：实验过程将从电路的复杂度、是否考虑竞争和险象、电路的美观等方面进行评分。 实验课程总分=电路（头歌）*0.4+实验报告*0.6目 录 TOC \o 1-2 \h \z \u 1 实验概述 1 1.1 实验名称 1 1.2 实验目的 1 1.3 实验环境 1 1.4 实验内容 1 1.5 实验要求 2 2 设计方案与实验过程 3 2.1 方案设计 3 2.2 实验过程 3 3 设计总结与心得 4 3.1 实验总结 4 3.1.1遇到的问题及处理 4 3.1.2设计方案存在的不足 4 3.2 实验心得 4 3.3 意见与建议 4  实验概述 实验名称 运动码表系统设计。 实验目的 实验将提供一个完整的数字逻辑实验包，从真值表方式构建7段数码管驱动电路，到逻辑表达式方式构建四位比较器，多路选择器，利用同步时序逻辑构建BCD计数器，从简单的组合逻辑电路到复杂时序逻辑电路，最终集成实现为运动码表系统。 实验由简到难，层次递进，从器件到部件，从部件到系统，通过本实验的设计、仿真、验证3个训练过程使同学们掌握小型数字电路系统的设计、仿真、调试方法以及电路模块封装的方法。 实验环境 软件：Logisim软件一套。 平台： 实验内容 设计一个运动码表系统，具体内容及要求如下： 输入：4个按钮，分别为Start、Stop、Store和Reset。 输出：4个7段数码管显示数字，分别显示秒和百分秒。 具体功能： （1）当按下Start时，计时器清零，重新开始计时； （2）当按下Stop时，计时器停止计时，显示计时数据； （3）当按下Store时，若当前计时数据小于系统记录，则更新系统记录，并显示当前计时数据；否则不更新系统记录，但显示系统记录。 （4）当按下Reset时，复位，计时=0.00, 系统记录=99.99。 实验要求 根据给定的实验包，将运动码表系统切分为一个个实验单元； 对每一个实验单元，按要求设计电路并使用Logisim软件进行虚拟仿真； 设计好的电路在educoder平台上提交并进行评测，直到通过全部关卡。 设计方案与实验过程 方案设计 图1：电路总体设计及内部电路结构图 电路总体设计如图1所示，分为控制部分，显示部分，存储部分。 电路内部电路结构如图1所示。 图2：电路控制部分 表1：电路控制部分引脚 信号 I/O 位宽 说明 CLK 输入 1 时钟脉冲 TestMode 输入 1 在线测评开关，0为本地模式，1位在线模式 Start 输入 1 开始计时信号 Stop 输入 1 停止计时信号 Store 输入 1 存储计时记录信号 Reset 输入 1 计时复位信号，记录为99.99 Time 输出 16 计时成绩或者成绩记录 电路控制部分如图2所示，分为本地测试和在线测试，TestMode等于0时为本地测试，等于1时为在线测试。电路控制部分引脚如表1所示。 图3：控制部分状态转换图 控制部分一共有6种状态分别对应复位（0），清零（1），计时（2），停止（3），存储（4），查看（5），状态间转换如图3所示。 图4：控制部分输出函数图 状态控制间输出函数如图4所示。 图5：电路显示部分 电路显示部分如图3所示，输入位宽为32位。用来控制四个7段数码管驱动。 实验过程 2.2.1 7段数码管驱动电路 （1）电路图 a．内部结构电路。 图6：7段数码管驱动电路内部结构电路图 7段数码管驱动电路内部结构电路如图6所示。 b．封装电路图。 图7：7段数码管驱动电路封装电路图 7段数码管驱动电路封装电路图如图7所示。其中输入引脚有X3~X0，表示4位BCD码输入，输出引脚有Seg1~Seg7，表示7位数码管驱动信号。 （2）测试图 图8：7段数码管驱动电路测试图 （3）测试分析 实际输出与预期输出相同，电路设计正确，能正确表示10个十进制数字。 2.2.2 2选1选择器设计 （1）电路图 a．内部结构电路。 图9：二路选择器（1位）内部结构电路图 图10：2选1选择器设计（16位）内部结构电路图。 2选1选择器内部结构电路如图9，图10所示。 b．封装电路图。 图11：二路选择器（1位）封装电路图 图12：2选1选择器设计（16位）封